Bu bölümde aşağıdaki konular anlatılacaktır


 Mandallar(Latches),R-S Mandalı, D Mandalı

 Kontak sıçramasının mandallar yardımı ile engellenmesi

 Flip-Floplar,R-S Flip-Flop, D Flip-Flop, J-K Flip-Flop, T Flip-Flop

 Tetikleme sinyali (Clock pulse)

 Flip-Flop’larda asenkron girişler

 Ana-Uydu Flip-Flop (Master Slave Flip-Flop)

 Flip-Flop uyarma (geçiş ) tabloları

GİRİŞ

Bu bölüme kadar birleşik devreler ele alındı. Bir birleşik devrenin çıkışı o anda girişlerin durumuna bağlıdır. Sayısal devrelerde çoğu zaman birleşik devreler bulunsa bile bilginin saklanması ve işlenmesi için bir sıralı devreye ihtiyaç vardır.

Sıralı bir devre birleşik bir devre ve oluşan bilginin saklaması için bellek elemanlarından oluşur. Böylelikle belli bir zaman ve sırada ikili durumların oluşması sağlanabilir. Bellek elemanının bellibir anda saklanan ikili bilgiler sıralı devreni n o andaki durumunu belirler. Sıralı bir devrenin çıkışı ise o anda sadece girişlerin durumu ile değil aynı zamanda bellek elmanlarında saklanan ikili bilgiye de bağlıdır. En fazla karşılaşılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler
(registers),belleklerdir (memory).

İki temel sıralı devre türü vardır. Sınıflandırma sıralı devrenin bilgiyi işleyebilmesi için gerekli olan zamanlama sinyaline bağlıdır. Senkron sıralı devre, bellek elemanlarının etkilenmesi aynı anda olacaktır. Bunu sağlamanın bir yolu sistemin tamamında aynı tetikleme sinyalınin kullanılmasıdır. Asenkron sıralı devre ise giriş sinyallerinin değişim sırasına bağlıdır. Bu yüzden asenkron sıralı devrelerde sayısal devrele elemanlarındaki yayılım gecikmesi süresi kullanılır.Sıralı devrelerde kullanılan devre elemanları mandal (latch) veya Flip-Flop’lardır. Bu devre elemanları üzerindeki ikili
bir bilgiyi saklayabilen hücrelerdir. Bir mandal (latch) veya flip-flop’un saklanan bilgiyi
ve saklana bilginin değilini gösteren iki ayrı çıkışı vardır. Aşağıda kullanılan çeşitli mandal ve flip-flop türleri incelenecektir.


8.1 MANDALLAR ( LATCHS)

Bir mandal (latch) devresi bir giriş sinyali ile durumu değişmedikçe ikili bir bilgiyi güç verildiği müddetçe saklayabilen devre elemanlarıdır. Çeşitli mandal (mandal) devreleri arasındaki fark, giriş sayısı ve çıkışın girişlerin durumuna göre etkilenme şeklidir.

8.1.1 R-S Mandalı (R-S Latch)

Temel olarak bir R-S Mandalı VEYA Değil (NOR) ve VE Değil (NAND) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. R (Reset) ve S (Set) olmak üzere iki girişi
ve Q ve Q ile gösterilen iki çıkış vardır.Bu iki çıkış normal çalışma durumlarında birbirinin tersidir. Temel olarak R-S Mandalının iki farklı çıkış durumu vardır. Bu durumlar Q=0 olduğu duruma silme, Q=1 durumuna kurma adı verilir. Aşağıda Şekil
7.1 R-S mandalına ait lojik diyagramı,sembolü ve doğruluk tablosunu göstermektedir.



8.1.2 D Mandalı ( D Latch)

Bir R-S mandalının S ve R girişleri arasına DEĞİL kapısı bağlanarak D (Data) mandalı elde edilebilinir. Aşağıda D mandalına ait lojik diyagram, sembol, doğruluk tablosu Şekil 7.2’de verilmiştir.

8.1.3 Kontak Sıçramasının Mandal (Latch) Yardımı ile Önlenmesi

Kontak sıçramaları özellikle sıralı devrelerin çalışmasını etkileyen en önemli
faktörlerdir.Bir seri darbe devre çalışmasına etki eden girişleri oluştururlar. Kontak sıçramasının etkisini önlemek için kullanılan S-R Mandal devresi Şekil 7.4’de gösterilmiştir.


Eğer anahtar 1 pozisyonunda ise R girişi 0 , S girişi 1 olacağından(silme durumu) çıkış 0 olacaktır. Anahtar 2 pozisyonuna alınırsa R girişi pull-up direnci ile 1’e çekilecek ve S girişi 0 olacaktır. Çok kısa süre S girişinde kontak sıçraması görülecek ( S =0) ancak bu durumda mandal bir önceki konumunu koruyacaktır.aşağıda Şekil 8.4 Kontak sıçrama etkisini ortadan kaldırmak için
kullanılan S-R mandal devresini göstermektedir.


8.1.4 Yetki Girişli R-S Mandalı

Bazı tip mandallarda yetki girişi (enable input- EN) bulunmaktadır. Şekil 8.5 yeki girişli bir R-S Mandalını göstermektedir. R-S girişlerinin durumuna bağlı olarak çıkışın konum değiştirebilmesi için EN girişinin yetkilenmesi gerekmektedir. Yetkilenme EN girişine Lojik-1 uygulanması ile gerçekleşecektir.


8.1.5. Yetki Girişli D Mandalı

Bir diğer yetki girişli mandal türü D mandalıdır. D girişine uygulanan işarete bağlı olarak çıkışın değişmesi için yetkilendirme işleminin yapılması gerekmektedir.Yetkilendirme EN girişine lojik-1 uygulayarak gerçekleştirilir. Yetkilendirme işlemi yapılmazsa çıkışlarda bir önceki durum korunacaktır. Şekil 8.6
Yetki girşli D mandalını göstermektedir.


7475 Dört-Bit D Mandalı

D mandalı için bir IC örnek 7475 dört bit D mandalı gösterilebilir. Şekil 8.7 lojik
sembol ve doğruluk tablosunu göstermektedir. Tekbir entegre içinde dört tane D
mandalı bulunmaktadır. İki mandal için tek bir yetki girişi vardır.Doğruluk tablosunda
x ile gösterilen durumlar dikkate alınmaz durumları(don’t care) göstermektedir. Eğer yetkilendirme işlemi gerçekleşmezse girişlerin durumları ne olursa olsun mandal bir önceki durumunu koruyacaktır.


8.2.1 FLIP- FLOPLAR (FLIP-FLOPS)

Temel bir mandal (latch) asenkron sıralı bir devredir. Girişlerin değişimine bağlı olarak çıkış değeri değişecektir. Temel bir mandal devresinin girişine kapı eklemek suretiyle mandalın çıkışının harici bir saat darbesi (clock pulse- CP) ile girişlerin değişimine tepki vermesi sağlanabilir. Flip-Flopların bu anlık değişimine tetiklenme adı verilir. Ve bu değişimi sağlayan duruma ise flip-flop’un tetiklenmesi denir.

Saat darbesi belli bir frekansta “0” ve “1” arasında değişen bir kare dalga sinyalidir. Flip-Flop‘ların tetiklenmesi, saat darbesinin (CP) “1” veya “0” düzeyinde gerçekleşebilir.


Bir diğer tür tetikleme biçimi kenar tetiklemesidir. Bu tür flip-floplar kenar tetiklemeli flip-flop’lar olarak adlandırılırlar. Tetikleme saat darbesinin “1” den “0” a yükselen kenarında gerçekleşiyorsa yükselen kenar tetiklemeli flip-flop, “0” dan “1” e düşen kenarda gerçekleşiyorsa düşen kenar tetiklemeli flip-flop adını alırlar.


8.2.1 R-S (Reset-Set) Flip-Flop

Bir R-S mandalının girişlerine harici VE kapıları eklemek suretiyle R-S flip-flopu elde edilebilir. Aşağıda Şekil 8.10 yükselen kenar tetiklemeli R-S Filip-Flop’a ait lojik diyagramı , sembolü ve doğruluk tablosunu göstermektedir.

Bir flip-flop’un tetiklenmemesi halinde bir önceki durumunu koruyacağı doğruluk tablosundan görülmelidir.

8.2.2 D (Data) Flip-Flop

Bir R-S flip-flop’un S girişine DEĞİL kapısı bağlanarak R girişine bağlanması halında
D flip-flop elde edilebilir. Aşağıda Şekil 8.11’de yükselen kenar tetiklemeli D flip-flop’a
ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir.


8.2.3 J-K Flip-Flop

J-K filp-flop R-S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından
bu tipin gelişmiş bir şekli denilebilir. J ve K girişleri gösterirken, Q ve Q olmak üzere
iki çıkışı vardır. Aşağıda Şekil 8.12’de yükselen kenar tetiklemeli J-K flip-flop’a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir.


Doğruluk tablosu incelenirse R-S Flip-Flop doğruluk tablosuna çok yakın olduğu
görülecektir. Ancak R-S Flip-Flop’un tanımsız olduğu durum J-K Flip-Flop’ta tanımlı hale gelmiştir, çıkış bir önceki durumun tersi olmaktadır(Toggle-Tümleyen çalışma). Bu özelliğinden dolayı J-K flip-Flop’lar en fazla tercih edilen türlerin başında yer almaktadır.

8.2.4 T (Toggle) Flip-Flop

Bir J-K flip-flop’ un iki girişini kısa devre ederek T (Toggle) Flip – Flop elde edilebilir.
T Flip-Flop’ un kullanışlı iki durumu vardır eğer giriş “0” ise çıkışta bir önceki durum
(Qn), eğer giriş “1” ise çıkışta bir önceki durumun tersi görünecektir(Q’ ). Aşağıda Şekil
8.13’de T flip-flop’a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir.


8.2.5. Flip-Flop Türleri

7474 İkili D flip-flop

Bu TTL entegresi iki D flip-flop tek bir chip içerisinde bulunur. Vcc ve GND ile adlandırılan iki besleme girişine sahiptir. Yükselen kenar tetiklemeli olan bu tür flip- flop lojik-0’da yetkilenen preset ve clear ile adlandırılan iki ayrı asenkron girişe sahiptir.

74LS112A İkili J-K Flip-Flop

İçerisinde iki tane düşen kenar tetiklemeli J-K flip-flop olan TTL entegresi preset ve clear ile adlandırılan iki asenkron girişe sahiptir. Lojik sembolü ve doğruluk tablosu Şekil 8.16’da verilmiştir.

4027 İkili J-K Flip-Flop

İçerisinde iki tane yükselen kenar tetiklemeli J-K flip-flop olan bu entegre CMOS mantık ailesinden olup Set ve Reset diye adlandırılan iki tane asenkro n girişe sahiptir. Set ve Reset girişleri lojik-1 seviyesinde aktif olmaktadır. Şekil 8.17 entegrenin lojik diyagramını ve doğruluk tablosunu göstermektedir.

8.3 Flip-Flop’larda Asenkron Girişler

Filp-Flop’larda tetikleme sinyali (CP) ile senkron (eş zamanlı) çalışan grişler olduğu gibi tetikleme sinyalinden bağımsız asenkron (eş zamanlı olmayan) girişlere sahiptirler. Bu girişler Flip-Flop çıkışı ‘1’ yapan kurma (Set) ve çıkış ‘0’ yapan silme
(Reset) adını alırlar. Bu girişler Filp-Flop’un durumunu tetikleme sinyali ve senkron girişlerin durumuna bakılmaksızın belirlerler. Şekil 8.14 Set (kurma) ve Reset(Silme ) asenkron girişlerine sahip yükselen kenar tetiklemeli J-K Flip –Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler ‘1’ de yetkilenir. Her iki girişin ‘0’ olduğu anda J-K Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir.


Şekil 8.14 Set ve Reset asenkron girişli yükselen kenar tetiklemeli J-K Flip-Flop

Şekil 8.15 Set (kurma) ve Reset ( Silme ) asenkron girişlerine sahip düşen kenar tetiklemeli J-K Flip –Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler ‘0’ da yetkilenir. Her iki girişin ‘1’ olduğu anda J-K Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir.

8.4 ANA- UYDU (MASTER-SLAVE) FLİP-FLOP

Bir Ana-Uydu Flip-Flop devresi iki R-S Flip-Flop ve harici bir DEĞİL kapısından oluşur. oluşur. Birinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flop’u oluşturur. Şekil 7.10 Ana-Uydu Flip-Flop devresini göstermektedir.


Tetikleme girişi (CP) düşen kenar (↓ ) olduğu zaman DEĞİL kapısı çıkışı uydu Flip- Flop tetikleme girişini (CP) yükselen kenar (↑ ) yapacağından uydu Flip-Flop yetkilenir ve R-S girişlerinde ana flip-flop’un çıkışları olan Y ve Y’ görülecektir. Bu durumda uydu flip-Flop’un Q çıkışında Y, Q ’ çıkışında Y ’ görülecektir. Ana Flip-Flop tetikleme girişinde bir düşen kenar olduğundan girişteki değişim ne olursa olsun bir önceki durum korunacaktır.

Tetikleme girişinin bir yükselen kenar (↑ ) olması halinde uydu tetikleme girişi bir düşen kenar (↓ ) olacağından girişlerdeki değişin ne olursa olsun çıkışa yansımayacaktır. Ana Flip-Flop tetikleneceğinde çıkışlarda girişlere uygulanan değerlere eşit olacaktır.

8.5 FLİP-FLOP GEÇİŞ (UYARMA) TABLOLARI

Flip-Flop doğruluk tabloları girişlerin durumuna bağlı olarak çıkışların ne olması
gerektiğini anlatan tablolardır. Kısaca bir doğruluk tablosu Flip-Flop çalışma şeklini
ve özelliklerini tanımlar. Geçiş(uyarma) tablosu ise Flip-Flop’un önceki konumdan bir sonraki konuma geçmesi için girişlerin ne olması gerektiğini gösterir. Doğruluk tabloları yardımı ile geçiş (uyarma) tabloları kolaylıkla çıkarılabilir. Tabloda Qn mevcut durumu, Qn+1 ise bir sonraki durumu göstermektedir.

(COUNTERS) SAYICILAR


Bu bölümde aşağıdaki konular anlatılacaktır

 Sayıcılarda Mod kavramı

 Asenkron sayıcılar

 Asenkron yukarı sayıcı (Up counter)

 Asenkron aşağı sayıcı (Down counter)

 Asenkron sayıcılarda sıfırlama

 Senkron sayıcılar

GİRİŞ

Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan d evrelere sayıcı
(counters) adı verilir. Geniş bir uygulama alanı bulan sayıcı devreleri zamanlama
(frekans bölme vb.) ve kontrol ( kodlama, bilgi depolama vb.) devrelerinde kullanılmaktadır. Genel olarak sayıcı devrelerini aşağıdaki gibi sınıflandırabiliriz.

a- Tetikleme sinyalinin uygulanmasına göre

I. Asenkron Sayıcılar

II. Senkron Sayıcılar

b- Sayma yönüne göre
I. Yukarı – İleri Sayıcılar (Up Counters)

II. Aşağı – Geri Sayıcılar (Down Counters)

III. Yukarı / Aşağı Sayıcılar (Up / Down Conters )

c- Elde edilen sayının kodlanmasına göre
I. İkilik Sayıcı (Binary Counter)
II. BCD Sayıcı (BCD Counter)
III. Onluk Sayıcı (Decimal Counter)

Bir sayıcının tekrar yapmadan alabildiği durum sayısına veya sayabildiği sayı
miktarına o sayıcının “ mod” ‘u adı verilir. Örneğin Mod-13 sayıcı tekrar yapmadan on
üç değişik durum alabilir. Yani Mod-13 sayıcı 0-12 arası sayıları sayacak ve tekrar
0’a dönecektir.
9.1. ASENKRON SAYICILAR (ASYNCHROUNS COUNTERS)

Asenkron sayıcılar dalgacık sayıcılar veya seri sayıcılar olarak adlandırılmaktadır. Bu
tip sayıcılarda flip-flop’ların tetikleme sinyali bir önceki flip-flop çıkışlarından alınır. Bütün flip-flop’ların CP girişleri (en düşük değerlikli bite ait flip-flop hariç) gelen harici tetikleme sinyali ile değil önceki flip-flop çıkış değişimleri ile tetiklenir. Bu çalışma özelliklerinden dolayı Asenkron sayıcıların tasarımında kullanılan Flip-Flop tetikleme sinyalinin türü (Yükselen kenar veya Düşen kenar tetiklemeli) sayıcının çalışmasında belirleyicidir. Asenkron sayıcılarda kullanılan flip-flop’ların gelen her darbe ile konum değiştirmesi (toggle-tümleyen çalışma) istendiğinden J-K veya T flip-flop kullanılır. Bu tip sayıcı devrelerinde tetikleme bir önceki flip-flop çıkışından alınacağından devreye her bir flip-flop’un yayılım gecikmesi (propagasyon delay) flip-flop adedi ile çarpılması sonucu elde edilen süre sonrasında en sondaki flip-flop konum değiştirecektir.

Asenkron sayıcıları;

a- Yukarı Sayıcılar (Up Counters)
b- Aşağı Sayıcılar (Down Counters)
c- Yukarı / Aşağı Sayıcılar (Up/Down Counters)
olmak üzere sınıflandırabiliriz.

9.1.1 Asenkron Yukarı Sayıcılar (Asynchrouns Up Counters)

Aşağıda Şekil 9.1 Yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron yukarı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron yukarı sayıcı olarak’ da adlandırılabilir.


Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmış olup bütün Flip-Flop’lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan B Flip- Flop’unun Q’ çıkışı yüksek değerlikli biti taşıyan A Flip-Flop’ una uygulanacak olan tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan B Flip-Flop’ u gelen tetikleme sinyalinin ilk yükselen kenarında (t0 zamanı) konum değiştirecek ve QB çıkışı ‘1’ olacaktır. B Flip-Flop’ un QB’ çıkışı ‘0’ olduğundan A Flip-Flop’ u konum
değiştirmeyecektir. Tetikleme sinyalinin ikinci yükselen kenarında (t1 zamanı) Flip-
Flop’lar tümleyen (toggle) olarak çalıştığından B Flip-Flop’ u konum değiştirecek ve
QB çıkışı 0 ve QB’ çıkışı 1 olacaktır. Bu durumda A Flip-Flop’ unun tetikleme girişine
bir yükselen kenar uygulandığından QA çıkışı 1 olacaktır. Gelen tetikleme darbelerine
bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.8.1.b) ‘deki çıkış dalga şekilleri
oluşacaktır. Bu çalışmaya ait tablo oluşturulursa (Şekil 8.1.c) iki bitlik sayma işlemi görülecektir.

Sayıcıda bulunan her bir Flip-Flop çıkışlarına ait dalga şekilleri(Şekil 8.1. b) incelenirse Flip-Flopların çıkışlarındaki sinyalin tetikleme girişine uygulana sinyalin frekansının yarısı olduğu görülmektedir. Örneğin Şekil 8.1’de gösterilen Mod-4 asenkron sayıcıya 10KHz’lik bir tetikleme sinyali (CP) uygulandığında 1.Flip-Flop çıkışında 5Khz, 2. Flip-Flop çıkışında 2,5KHz ‘lik bir sinyal edilmiş olur. Bu özelliklerinden dolayı asenkron sayıcılara dalgacık sayıcılar’ da denmektedir.

Genel olarak n tane Flip-Flop’tan oluşmuş bir Mod-2n asenkron sayıcıda en düşük değerli biti taşıyan Flip-Flop girişlerine uygulanan tetikleme sinyali (CP) en son Flip- Flop çıkışında 2n ‘e bölünmüş haliyle görülecektir.

Aşağıda n tane yükselen kenar tetiklemeli J-K Flip- Flop ’tan oluşmuş Mod-2n
asenkron yukarı sayıcıya ait prensip şeması verilmiştir.


Düşen kenar tetiklemeli Flip-Flop kullanarak asenkron yukarı sayıcı tasarımında en düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop’ların tetikleme sinyali bir önceki Flip-Flop’un Q çıkışlarından alınmalıdır.Şekil 8.3. n tane düşen kenar tetiklemeli J-K Flip-Flop’tan oluşmuş Mod-2n asenkron sayıcıyı göstermektedir.

Not: Asenkron yukarı sayıcı tasarlarken;

I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip-
Flop hariç diğer bütün Flip-Flop’ların tetikleme sinyali bir önceki Flip- Flop’un Q çıkışından alınır.

II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip - Flop hariç diğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip- Flop’ un Q çıkışından alınır.

Örnek:

Mod-16 asenkron yukarı sayıcıyı (up counter) yükselen kenar tetiklemeli J-K Flip- Flop kullanarak tasarlayınız.

Çözüm:

Mod-16 asenkron yukarı sayıcı 0-15 arasındaki sayıları sayacak ve tekrar 0 sayısına dönecektir. Sayma işlemi 16 durum(2n=16) içerdiğinden sayıcıda kullanacağımız Flip- Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır.

9.1.2 Asenkron Aşağı Sayıcılar(Asynchrouns Down Counters)

Aşağıda Şekil 9.4 yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron aşağı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron aşağı sayıcı (down counters) olarak’ da adlandırılabilir.

Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmıştır . Bütün Flip-
Flop’lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan B Flip- Flop’unun Q’ çıkışı yüksek değerlikli biti taşıyan A Flip-Flop’ unun tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan B Flip-Flop’ u gelen tetikleme sinyalinin ilk yükselen kenarında (t0 zamanı) konum değiştirecek ve QB çıkışı ‘1’ olacaktır. QB çıkışı ‘1’ olduğundan A Flip-Flop’ u konum değiştirecek ve QA çıkış ‘1’ olcaktır. Tetikleme sinyalinin ikinci yükselen kenarında (t1 zamanı) Flip-Flop’lar tümleyen (toggle) olarak çalıştığından B Flip-Flop’ u konum değiştirecek ve QB çıkışı “0” olacaktır.
Bu durumda A Flip- flop’ unun tetikleme girişine bir düşen kenar uygulandığından QA çıkışı konum değiştirmeyecektir. Gelen tetikleme darbelerine bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.9.4 b) ‘deki çıkış dalga şekilleri oluşacaktır. Bu çalışmaya ait tablo oluşturulursa (Şekil 9.4 c) iki bitlik aşağı sayma işlemi görülecektir.

Aşağıda n tane yükselen kenar tetiklemeli J-K Flip- Flop ’tan oluşmuş Mod-n Asenkron aşağı sayıcıya ait prensip şeması verilmiştir.


Düşen kenar tetiklemeli Flip-Flop kullanarak asenkron aşağı sayıcı tasarımında en
düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop’ların tetikleme sinyali bir
önceki Flip-Flop’un Q çıkışlarından alınmalıdır.Şekil 8.6 n tane düşen kenar tetiklemeli J-K Flip-Flop’tan oluşmuş Mod-2n asenkron aşağı sayıcıyı (down counter) göstermektedir.

Not: Asenkron aşağı sayıcı tasarlarken;

I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip-Flop hariç diğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip- Flop’un Q çıkışından alınır.

II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip - Flop hariç diğer bütün Flip-Flop’ ların tetikleme sinyali bir önceki Flip-Flop’ un Q ’ çıkışından alınır.

Örnek:

Mod-16 asenkron aşağı sayıcıyı(down counter) düşen kenar tetiklemeli T Flip -Flop kullanarak tasarlayınız.

Çözüm:

Mod-16 asenkron aşağı sayıcı 15-0 arasındaki sayıları sayacak ve tekrar 15 sayısına dönecektir. Sayma işlemi 16 durum(2n=16) içerdiğinden sayıcıda kullanacağımız Flip-Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır.


9.1.3 Asenkron Sayıcılarda Sıfırlama ve Önkurma Düzenekleri

Flip-Floplarda asenkron girişler diye adlandırılan kurma (SET-PRESET) ve silme (CLR-RESET) adında iki giriş olduğu bir önceki bölümde anlatılmıştı. Bu girişler yardımı ile asenkron sayıcının istenilen bir değerde sıfırlama veya ist enilen bir değerden sayma işlemine başlaması (önkurma) işlemi gerçekleştirilebilir.
Şekil 9.7 Sıfırlama girişli asenkron yukarı sayıcı gösterilmiştir. Sıfırlama işleminde, bütün Flip-Flop’ların sıfırlama (CLR) girişlerine S1,R1 ve C1 elemanlarından oluşan sıfırlama devresi eklenmiştir.Sıfırlama işleminin güç verildiği anda gerçekleştirilmesi için S1 anahtarı devrenin çalışma anahtarı ile eşzamanlı çalışmalıdır. Kullanılan Flip- Flop’ların sıfırlama (CLR) girişleri Lojik-1 seviyesinde aktif olduğu devreden görülmelidir. Devreye güç verildiği anda S1 anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R1 direnci üzerinde +Vcc geriliminin görülmesini sağlayacaktır. R1 direnci üzerindeki bu gerilim bütün Flip-Flop’ların sıfırlama (CLR) girişlerini Lojik-1 seviyesine çekeceğinden tüm Flip-Flop’ların çıkışları “0” olacaktır. Yani sayıcı sıfırlanacaktır. Bu işlem C1 kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giriş gerilimine sarj olması ile devreden akan akım sıfırlanacağından R1 direnci üzerindeki gerilim 0 Volt olacak ve sayma işlemi başlayacaktır.


Kullanılan Flip-Flop’ların sıfırlama girişlerinin Lojik-0 seviyesinde aktif olması durumunda sıfırlama devresindeki R1 ve C1 elamanlarının yer değiştirilmesi yeterli olacaktır. Devreye güç verildiği anda S1 anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R1 direnci üzerinde +Vcc geriliminin görülmesini sağlayacaktır. R1 direncinin diğer ucu C1 kondansatörü sarj olana kadar 0 Volt olacaktır. Bu gerilim bütün Flip-Flop’ların sıfırlama (CLR) girişlerini Lojik-0 seviyesine çekecek ve tüm Flip-Flop’ların çıkışları “0” olacaktır. Yani sayıcı sıfırlanacaktır. Bu işlem C1 kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giriş gerilimine sarj olması ile bütün Flip-flop’ların silme (CLR) girişleri Lojik-1’e çekilecek ve sayma işlemi başlayacaktır.

Sayma işleminin istenilen bir değerden başlanacağı tür asenkron sayıcılara önkurmalı (presetlemeli) asenkron sayıcılar denir.Bu devrelerde sayıcının başlayacağı değer bulunduktan sonra, kurulması istenilen flip-flop’ların SET girişleri ile, sıfırlanması istenilen flip-flop’ların CLR girişleri kısa devre edilerek R-C devresine bağlanmalıdır.Devreye güç verilmesi ile birlikte devredeki flip-flop’lar istenilen değere kurulacak ve sayıcı bu değerden itibaren saymaya devam edecektir. Şekil 8.9 (0010)2=2 sayısında saymaya başlayan ön kurmalı asenkron sayıcı devresini göstermektedir.

Sayma işleminin başlayacağı değeri isteğe göre ayarlanabilen devrelere çok
seçenekli ön kurmalı asenkron yukarı sayıcı denir. Sayma işleminin başlayacağı sayının ikilik karşılığı ABCD diye adlandırılan kurma girişlerine uygulanır.

9.1.4 Asenkron Yukarı/ Aşağı Sayıcılar(Asynchrouns Up/DownCounters)

Asenkron sayıcıların yukarı veya aşağı sayma işlemini tetikleme sinyalinin bir önceki Flip-Flop’un hangi çıkışından alındığına göre belirlendiği önceki konularda anlatıldı. Şekil 9.11 Dört bitlik (Mod-16) Yukarı/Aşağı asenkron sayıcı devresini göstermektedir.


Up/Down girişi ‘1’ yapılırsa Flip-Flop’ lara etkiyen tetikleme sinyali bir önceki Flip-Flop’ un Q’ çıkışı olacağından devre yukarı sayıcı olarak çalışacaktır. Up/Down girişi ‘0’ olursa bu durumda tetikleme sinyali bir önceki
Flip-Flop’un Q çıkışından alınacağından devre aşağı sayıcı olarak çalışacaktır.

9.1.4 Asenkron Sayıcıların Modlara Göre Belirlenmesi

Bir Asenkron sayıcının Mod’u n Flip-Flop adedini göstermek üzere 2n ifadesinden bulunabilir. Eğer bir asenkron sayıcı dört Flip-Flop’ tan oluşmuşsa bu sayıcı Mod-16 asenkron sayıcıdır. Yani 0 ila 15 arası sayma işlemini gerçekleştirebilir. Bu durumda Mod-2n sayıcının tasarımı n bitlik Asenkron sayıcıya ait devre çizilerek gerçekleştirilebir. Ancak sayma işleminin Mod-2n dışında bir değer(Mod-10,Mod-13 gibi) olması durumunda Mod-2n sayıcı devresine bir sıfırlama kapısı eklenmesi gerekmektedir. Bu yönteme Modlara göre sıfırlama yöntemi adı verilir.

Bu yöntemle yapılacak tasarımda;

I- Sayma işlemine ait tablo oluşturulur.
II- Tablonun en altına sıfırlamanın yapılacağı sayı yazılır.
III- Sayıcıda kullanılacak Flip-Flop adedi ve türü belirlenir.
IV- n sayıcıda kullanılacak Flip-Flop adedini göstermek üzere Mod-2n sayıcıya
ait prensip şeması çizilir.
V- Sıfırlama kapısı bütün Flip-Flop’ların Clear (Reset) girişlerine uygulanarak sıfırlama işlemi gerçekleştirilir.

Örnek:

Mod-10 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli J-K Flip-Flop kullanarak tasarlayınız.

Çözüm:

Mod-10 sayıcı sayma işlemini 0 ila 9 arasındaki sayılar için gerçekleştiri r. Sayma işlemine ait tabloyu oluşturalım


Yukarıdaki devrede sayıcı 0-9’a kadar sayacak, 10 sayısını gördüğü zaman sıfırlama kapısını her iki girişi Lojik-1 seviyesine çekileceğinden çıkış ‘1’ olacak ve bu çıkış bütün sıfırlama (CLR) girişlerine uygulandığından sayıcı tekrar ‘0’ sayısına dönecektir.

9.2 SENKRON SAYICILAR (SYNCHROUNS COUNTERS)

Senkron sayıcılar eşzamanlı veya paralel sayıcılar olarak adlandırılırlar . Tetikleme sinyalinin bütün Flip-Flop’ların CP girişlerine uygulanması açından Asenkron sayıcılardan farklılık gösterir. Ortak darbe dalgacık sayıcıda olduğu gibi sırasıyla Flip-Flop’ ları sırasıyla tetiklemek yerine bütün Flip-Flop’ları aynı anda tetikler. Bir Flip-Flop’un konum değiştirmesi o sırada Flip-Flop girişlerinde belirlenir.

Senkron sayıcılar çalışma hızı açısından asenkron sayıcılara üstünlüğü vardır.Her bir durum için ulanılan sıralı devre elemanının yayılım gecikmesi (propagasy on delay) süresi kadar gecikmesi vardır. Ancak tasarımda kullanılan devre elemanları asenkron sayıcılara göre fazladır.

9.2.1 İki Bitlik Senkron Yukarı Sayıcı ( Synchrouns Up Counter)

Aşağıda Şekil 9.7 de iki bitlik senkron sayıcıya ait Lojik şemayı ve çıkış dalga şekillerini göstermektedir. Sayıcı devresinin başlangıç anında her iki çıkışının ‘0’ olduğu kabul edilerek devre çalışması açıklanmıştır.

Gelen ilk tetikleme darbesi ile tümleyen (toggle) çalışan B Flip-Flop’ u tetiklenir ve QB çıkışı ‘1’ olur. A Flip-Flop’u aynı tetikleme sinyali uygulanacağından ve J-K girişlerine ‘0’ uygulandığından QA çıkışı ‘0’ olur. Bu tetikleme anında sayıcı çıkışları
QA = 0 ve QB=1 olur.

İkinci tetikleme sinyalin ile J-K girişlerinde ‘1’ olan B Flip-Flop’u tetiklenir QB çıkışı ‘0’ olur. A Flip-Flop’unun girişlerinde ‘1’ olduğundan A flip-Flop’ u konum değiştirir ve QA çıkışı ‘1’ olur. Bu tetikleme anında sayıcı çıkışları
QA = 1 ve QB=0 olur.

Üçüncü tetikleme sinyali ile B Flip-Flop’u konum değiştirir QB=1, A Flip-Flop’u girişlerinde ‘0’ olduğundan konum değiştirmez ve QA=1 olur. Bu tetikleme anında sayıcı çıkışları
QA =1 ve QB=1 olur.

Dördüncü tetikleme sinyalinde her iki Flip-Flop girişlerinde ‘1’ olduğundan her iki Flip-Flop konum değiştirerek başlangıç değerlerine
QA=0 ve QB=0 döner.

8.2.2 Senkron Sayıcıların Tasarımı

Çalışma programı verilen bir Senkron sayıncın tasarımında aşağıdaki işlem sıraları izlenmelidir;

I- Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir
II- Sayma işlemine ilişkin çalışma tablosu oluşturulur.
III- Flip-Flop geçiş(uyarma) tabloları kullanılarak her bir Flip-Flop için geçişlere ait gerekli giriş değerleri bulunur.
IV- Her bir Flip-flop için bulunan giriş değerleri Karnough haritalama yöntemi ile sadeleştirilir.
V- İndirgenmiş eşitliklerden Senkron sayıcı devresi çizilir.


Not: Senkron sayıcıların tasarımında kullanılan Flip-Flop’ların tetikleme türü tasarım için belirleyici bir özellik değildir

Örnek:

Mod-7 Senkron sayıcıyı J-K Flip-Flop kullanarak tasarlayınız.

Çözüm:

I. Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir.
Mod-7 senkron sayıcı sayma işlemini 0 ila 6 arasındaki sayılar için gerçe kleştirir. Sayma işlemindeki en büyük sayı olan 6 sayısını kaç bitle ifade ediyorsak o kadar Flip-Flop kullanmak zorundayız.
(6) = (110)2 olduğuna göre tasarımda üç tane Flip-Flop kullanmak zorundayız. İstenilen tür soruda J-K olarak belirlenmiştir.

II. Sayma işlemine ilişkin çalışma tablosunu oluşturalım.

III. Çalışma tablosu bize sayıcının mevcut durumunu ve gelen tetikleme sinyali ile geçmesi gereken sonraki durumu göstermelidir.


IV. Her bir Flip-Flop için çalışma tablosundan elde edilen geçişler Karnough haritasına yerleştirilir. Ve her bir girişe ait indirgenmiş eşitlik elde edilir.


V. Senkron sayıcının çizimi ile devre tasarımı tamamlanır.

Bu bölümde aşağıdaki konular anlatılacaktır

 Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması.
 Sağa kaydırmalı kaydedici(Right shift registers)

 Sağa kaydırmalı kaydedici(Right shift registers)

 Seri giriş- seri çıkışlı kaydırmalı kaydedici (SISO)

 Seri giriş-paralel çıkışlı kaydırmalı kaydedici (SIPO)

 Paralel giriş-paralel çıkışlı kaydırmalı kaydedici (PIPO)

 Paralel Giriş- seri çıkışlı kaydırmalı kaydedici( PISO)

 Johnson Sayıcı

 Halka(Ring) sayıcı

GİRİŞ

Sayısal bilgileri geçici bir süre saklayan devrelere kaydediciler ( Registers) adı verilir. Bu yüzden dijital elektronikte önemli bir yer tutarlar. Bilginin saklanması için kaydedicilerde her bir bitlik bilgi için bir adet flip- flop kullanılmaktadır. Bilginin işlenmesi tetikleme sinyali (Clock pulse) ile senkron olarak yapılır. Kaydediciler besleme olduğu sürece bilgiyi tutar., besleme kesildiğinde ise bilgiyi kaybederler. Bu kaydediciler kaydetme işlemini kaydırmalı olarak yaptıkları için bunlara kaydırmalı kaydediciler (Shift Registers) adı verilmektedir.Kaydırmalı kaydediciler bit uzunluklarına, bilgi giriş-çıkış şekline ve kaydırma yönüne göre sınıflandırılabilirler.

Kaydırma yönüne göre

I. Sola Kaymalı kaydedici (Left Shift Register)
II. Sağa Kaymalı kaydedici (Right Shift Register)
III. Sola-Sağa Kaymalı kaydedici (Left/Right Shift Register)

Bilgi giriş-çıkışına göre

I.Seri giriş- Seri çıkışlı kaydedici (Serial in- Serial out-SISO)
II. Seri giriş- Paralel Çıkışlı kaydedici (Serial in- Parallel out- SIPO)
III.paralel giriş- Seri çıkışlı kaydedici (Parallel in- Serial out-PISO)
IV.Paralel giriş- Paralel çıkışlı kaydedici (Parallel in- Parallel out-PIPO)


10.1 SOLA KAYMALI KAYDEDİCİLER (LEFT SHİFT REGİSTERS)

Şekil 9.1 Dört uzunluklu D tipi flop’la elde edilmiş sola kaymalı kaydedici devresini göstermektedir.

Bütün Flip- Flop’ ların tetikleme girişleri aynı tetikleme kaynağına bağlanmıştır. Gelen her tetikleme sinyali ile bilgi bir sonraki Flip- Flop’a aktarılacaktır.

Tablo 10.1 Dört bitlik sola kaydırmalı kaydedicinin çalışmasını anlatmaktadır.Başlangıç anında bütün çıkışların “0” olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile en düşük değerlikli biti taşıyan D Flip-Flop çıkışı bir sonraki Flip-Flop girişine bağlandığından ikinci kaydırma sinyalinde bilgi C’de, üçüncü kaydırma sinyalinde B’de, dördüncü kaydırma sinyalinde A Flip-Flop çıkışında görülecektir.Bilgi gelen her kaydırma sinyali ile bir sola kayacaktır.

10.2 SAĞA KAYMALI KAYDEDİCİLER (RİGHT SHİFT REGİSTERS)

Şekil 10.2 Dört bit uzunluklu D tipi Flip-Flop’la elde edilmiş sağa kaymalı kaydedici devresini göstermektedir.

Tablo 9.2 Dört bitlik sağa kaydırmalı kaydedicinin çalışmasını anlatmaktadır.
Başlangıç anında bütün çıkışların ‘0’ olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile bilgi en yüksek değerlikli biti taşıyan A tipi Flip-Flop çıkışlarında görülecektir. Her bir Flip-Flop çıkışı bir sonraki Flif-Flop girişine bağlandığından ikinci kaydırma sinyalinde D Flip-Flop çıkışında görülecektir. Bilgi gelen her kaydırma sinyali ile bir sağa kayacaktır.


10.3 SOLA-SAĞA KAYDIRMALI KAYDEDİCİLER (LEFT-RİGHT SHİFT REGİSTERS)

Bilginin sadece sağa veya sola bir yönde kaydırıldığı durumlar dışında bazı durumlarda tek bir kaydedicinin bilgiyi hem sola, hemde sağa kaydırması istenebilir.

Kaymanın yönü Sağa / Sola adlı harici bir kontrol girişi tarafından belirlenir.Şekil 10.3 dört bitlik sola-sağa kaydırmalı kaydedici devresini göstermektedir.
Kaydırma yönü Sağa / Sola kontrol girişine uygulanan lojik seviye ile belirlenir. Eğer bu giriş lojik-1’e çekilirse G1 kapısının çıkışında seri giriş datası, G2,G3 ve G4 kapılarının çıkışlarında ise bir önceki flip-flop’un Q çıkışları görülecektir. Bu çıkışlar flip-flop’ların D girişlerine bağlanmıştır. Bu durumda bilgi seri olarak yüklenecek ve gelen her tetikleme sinyali ile birlikte sağa doğru kaydırılacaktır.

Sağa / Sola kontrol girişinin lojik-0 yapılması ile birlikte G8 kapısının çıkışında seri giriş datası, G7,G6,G5 kapılarının çıkışlarında sağdaki flip-flop’ların Q çıkışları görülecektir. Bu durumda, bilgi seri olarak en düşük değerlikli biti taşıyan flip-flop’a yüklenecek ve sola doğru kaydıralacaktır.

10.4 SERİ GİRİŞ-SERİ ÇIKIŞ (SISO) KAYDIRMALI KAYDEDİCİ:

Şekil 9.3 Dört bit seri giriş-çıkış (SISO) kaydırmalı kaydediciyi göstermektedir. Şekilde görüldüğü gibi Bütün flip-flop’lar birbirlerine seri bağlanmıştır. A flip-flop’nun girişine uygulanan bilgi gelen ilk tetikleme sinyali ile birlikte QA çıkışında görülecektir. Gelen her tetikleme sinyali ile birlikte bilgi kaydırılarak seri olarak flip-flop’lara yüklenecektir.Bu tarz kaydırmalı kaydedicilere seri yüklemeli kaydediciler adı da verilir.Dörtten daha fazla bilgi verildiği anda ise her fazlalık bilgide kayde dicinin içindeki son bilgi kaybolacaktır. Kaydediciye yüklenen bilgilerin çıkışta görülebilmesi için dört tetikleme sinyali verilmesi yeterlidir. Her tetikleme sinyalinde bilgiler kaydedici çıkışından birer birer alınacaktır. Bilgiler alındığında ise kaydedicideki bilgi kaybolacaktır.


10.5 SERİ GİRİŞ-PARALEL ÇIKIŞ (SIPO) KAYDIRMALI KAYDEDİCİ

Seri giriş-paralel çıkışlı (SIPO) kaydedicilerde bilginin yüklenmesi işlemi Seri gi riş- Seri çıkış kaydedici ile aynı şekilde olmaktadır. Seri giriş- Paralel çıkış kaydedicinin Seri giriş-Seri çıkış kaydediciden tek farkı tüm çıkışlardan dışarıya bilgi çıkışı olmasıdır. Bu sayede bilgi okunması daha hızlı olacaktır. Seri olarak yüklenen bilgi flip-flop çıkışlarından paralel olarak göründüğünden bilginin okunması için tetikleme sinyaline ihtiyaç yoktur. Ancak doğru bilginin Flip-Flop lar üzerinde görülebilmesi için flip- flop sayısı kadar tetikleme sinyaline ihtiyaç vardır. Bilgi okunduktan sonra da kaydedici içindeki bilgi kaybolmayacaktır. Şekil 10.4 Seri giriş- Paralel çıkış kaydırmalı kaydedicinin devresini göstermektedir.

10.6 PARALEL GİRİŞ-PARALEL ÇIKIŞ (PIPO) KAYDIRMALI KAYDEDİCİ:

Şekil 10.5 paralel giriş-paralel çıkışlı kaydırmalı kaydediciye ait lojik diyagramı göstermektedir.

Paralel giriş-Paralel çıkışlı kaydedicide ise bilgi her bir Flip-Flop’a paralel olarak yüklenip, her bir çıkıştan hat alınarak paralel olarak okunmaktadır.Bilgi giriş kontrol hattı tetikleme giriş sinyali VE- kapısı ile bağlanarak bilgi girişini kontrol etmektedir. Bu hat ‘1’ olmadığı sürece bilgi Flip-Flop’lara yüklenmeyecektir. Çıkış kontrol hattı ise her bir paralel çıkış hattı ile VE kapısına bağlanmıştır. Bu hat ‘1’ olmadığı sürece çıkıştan bilgi okunmaz.

10.7 PARALEL GİRİŞ – SERİ ÇIKIŞ (PISO) KAYDIRMALI KAYDEDİCİ

Paralel giriş-seri çıkış (PISO) kaydedicide ise bilgi Flip-Flop ‘ lara paralel olarak yüklenmektedir. Çıkış tek uçtan oluşur. Çıkıştan bilgi seri olarak okunur. Bilginin çıkıştan görülebilmesi her bir bit için bir tetikleme sinyalinin uygulanması ile sağlanır. Bilgiler okunduktan sonra kaydedici içindeki bilgiler kaybolur.


10.8 KAYDIRMALI KAYDEDİCİ SAYICILAR

Bir kaydırmalı kaydedici sayıcı temel olarak seri giriş-seri çıkışlı kaydedicide seri girişle seri çıkışın uygun bağlantısı ile elde edilir. İki temel tür kaydırmalı kaydedici sayıcı vardır. Bunlar Johnson sayıcı ve ring (halka) sayıcıdır.

10.8.1 Johnson Sayıcı (Johnson Counter)

Bir Johnson sayıcı önceki flip-flop Q çıkışının bir sonraki flip-flop D girişine bağlanması ile elde edilir. En düşük değerlikli biti taşıyan flip-flop D girişine ise en yüksek değerlikli biti taşıyan flip-flop’un Q çıkış bağlanarak seri yükleme işi gerçekleştirilir. Kullanılacak flip-flop sayısı sayma işleminin her bitli için bir flip-flop kullanılarak elde edilir. Örneğin altı bitlik bir Johnson sayıcı için altı tane flip-flop kullanılması gerekir.Tablo 103. dört bitlik johnson sayıcıya ait çalışma tablosunu gösterirken şekil 10.7 sayıcıya ait devreyi göstermektedir.


Başlangıçta bütün flip-flop çıkışları lojik-0’dır. Gelen ilk tetikleme darbesi ile en düşük değerlikli biti taşıyan flip-flop girişindeki lojik-1 çıkşın lojik-1’e çekilmesini sağlayacaktır. Gelen her tetikleme sinyali ile birlikte lojik-1 en yüksek değerlikli bite kadar seri olarak kaydırılacaktır. En yüksek değerlikli biti taşıyan flip-flop çıkışının lojik-1 olması ile birlikte Q çıkış lojik-0’a çekilecek ve en düşük değerlikli biti taşıyan flip-flop girişinde lojik-0 görülecektir. Bundan sonra gelen her tetikleme sinyalinde çıkışlarda sırasıyla lojik-0 görülecektir. Bu işlem en yüksek değerlikli biti taşıyan flip-flop çıkışında lojik-0 görülünceye kadar devam edecektir. Devre bu durumdan sonra başlangıç adımlarına geri dönecektir.



10.8.2 Halka Sayıcı (Ring Counter)

Bir halka sayıcı aslında bir binary-decimal kod çözücüdür. Sayıcı çıkışlarında girişindeki binary bilginin kodu çözülerek ilgili decimal çıkış lojik-1 yapılacaktır. Sayma işleminin her bir biti için bir flip-flop kullanılmalıdır. Şekil 10.9 dört bitlik halka sayıcı devresini göstermektedir.


Devrede flip-flopların girişleri önceki flip-flop çıkışlarına bağlanmıştır. Kurma ve silme girişi ile en düşük değerlikli flip-flop lojik-1 değerine kurulurken diğer tüm flip-flop’lar sıfırlanır.Gelen tetikleme sinyali ile bir sonraki flip-flop girişinde lojik-1 görüleceğinden, çıkış lojik-1 çekilecektir. Bilgi sırasıyla gelen her tetikleme darbesi ile ilgili flip-flop çıkışında sırasıyla görülecektir.

Bu bölümde aşağıdaki konular anlatılacaktır.

 Sayısal ve Analog sinyaller

 İşlemsel yükselteçler (Operatinal Amplifier-Op-Amp)

 Sayısal-Analog Çeviriciler (D/A Converters)

 İkilik Ağırlıklı D/A çevirici

 R-2R Merdiven tipi D/A çevirici

 Analog-Sayısal Çeviriciler (A/D Converters)

 Paralel Karşılaştırıcı, Simultane (Flash) A/D çeviriciler

 Tek rampalı veya tek eğimli (single slope) A/D çeviriciler

 Çift rampalı veya çift eğimli (dual slope) A/D çeviriciler

GİRİŞ

Günümüzde kullanılan bir çok fiziksel büyüklük analog formdadır. Sıcaklık , basınç,
hız gibi büyüklükler anolog büyüklüklere örnek gösterilebilir. Bir analog büyüklüğün sayısal sitemler için anlaşılabilir olması için verilerin analog şekilde n sayısal şekle dönüştürülmesi gerekir.Bu işlem için anlog-sayısal çevirici(anlog-to-digital converter) kullanılmalıdır. Aynı şekilde bir sayısal verinin analog büyüklüklere dönüştürülmesi için sayısal-analog çevirici (digital-to-analog converter) kullanılmalıdır.

Fiziksel büyüklüklerin elektriksel büyüklüklere çevrilmesi dönüştürücüler (transducers) yardımı ile olur. Çeviriciler (transducers), basınç, sıcaklık, pozisyon, analog gerilim veya akım gibi dönüştürdüğü fiziksel büyüklük ile adland ırılırlar. Örneğin termistör sıcaklık ölçümü için kullanılan en temel çeviricidir. Bir termistör aslında sıcaklık duyarlı bir dirençtir. Sıcaklık değişiminde direnci değişecektir. Böylece üzerinden akan akım ve gerilim değişeceğinden sıcaklık elektriksel büyüklüklere dönüştürülmüş olacaktır.



11.1 İŞLEMSEL YÜKSELTEÇLER (OPERATİONAL AMPLIFIER)

D/A çevirici veya A/D çevirici konularına başlamadan önce bu iki devrede kullanılan bir elemanın tanınması gerekir. Bu eleman işlemsel yükselteç(operational amplifier) veya kısaca op-amp diye adlandırılır. Günümüzde işlemsel yükselteçler entegre devre yapısında üretilirler. Dışarıdan bağlanan birkaç eleman yardımı ile eviren yükselteç, evirmeyen yükselteç, toplayıcı devre, çıkarıcı devre, integral alıcı devre veya türev alıcı devre gibi geniş bir uygulama alnı vardır.

Op-amp eviren(inverting) ve evirmeyen(noninverting) adlı iki girişe sahip lineer bir yükselteçtir. Eviren giriş (-) ile işaretlenirken, evirmeyen giriş (+) ile işaretlenmiştir. Eviren girişe uygulanan işaret çıkışta 180° derecelik faz farkına uğrayacaktır. görülecektir. Evirmeyen girişe uygulana işaret çıkış işareti ile aynı fazda olacakt ır. Op-amp’ın iki giriş ucundan başka iki adet besleme ve bir çıkış ucu vardır. Besleme gerilimi simetrik besleme kaynağından sağlanabileceği gibi, tek besleme kaynağıda kullanılabilir. Şekil 11.1 bir işlemsel yükselteç (op-amp) sembolünü göstermektedir.


Bir op-amp özellikleri aşağıdaki gibidir;

 Çok yüksek giriş empedansına (ideal op-amp için sonsuz kabul edilir)
sahiptir.
 Çıkış empedansı çok düşüktür (ideal op-amp için “0” kabul edilir).
 Gerilim kazancı(AV) çok yüksektir.
 Bant genişliği çok yüksektir.
 Evirmeyen giriş ile eviren giriş aynı potansiyeldedir.

11.1.1 Eviren Yükselteç (Inverting Amplifier)

Bir op-amp yükseltec olarak kullanıldığı zaman gerilim kazancının doğru olarak belirlenebilmesi için negatif bir geri beslemenin olması gerekir. Şekil 11.2 bir op-amplı eviren yükselteç devresini göstermektedir.


Devrede evirmeyen giriş toprağa bağlanmış, giriş işareti R1 direnci ile evirmeyen girişe bağlanmıştır. Çıkış ile eviren giriş arasına bağlanan RF direnci geri beslemeyi sağlamaktadır. Op-amp’ın gerilim kazancı çok yüksek olduğundan toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olması na yol açar.
Bu duruma görünür toprak (zahiri toprak ) adı verilir. Op-amp’ın iç direnci çok yüksek olduğundan iç devre üzerinden bir akım akmaz. Bu durumda giriş akımı geribesleme akımına eşit olacaktır. Eşitliği yazarsak;

olacaktır. Son eşitlikten görüldüğü gibi gerilim kazancı geribesleme direnci ile giriş direnci arasındaki orandır. İfadedeki – işareti giriş gerilimi ile çıkış arasında 180 derece faz farkı olduğunu gösterir.


11.1.2 Evirmeyen Yükselteç (Noniverting Amplifier)

Evirmeyen yükselteç devresinde,eviren giriş R1 direnci üzerinden toprağa bağlanırken, giriş işareti evirmeyen girişe uygulanmıştır.


11.1.3 Toplam Alma Yükselteç (Summing Amplifier)

Aynı zamanda eviren yükselteç olarak çalışan bu devre, analog sistemlerde kullanılan işlemsel yükselteç devrelerinin belki en yararlısıdır. Şekil 11.3’de her bir giriş gerilimini sabit bir kazanç faktörüyle çarpıp , sonra bunları toplayan iki girişli bir toplam alma yükselteç devresi gösterilmiştir.



Toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olmasına yol açacağından, geribesleme akımı R1 ve R2 dirençleri üzerinden akan akıma eşit olacaktır. Bu durumda,

olacaktır.


11.2 SAYISAL-ANALOG ÇEVİRİCİLER (D/A CONVERTERS)

11.2.1 İkilik Ağırlıklı Direnç Sayısal-Analog Çevirici

En temel tür sayısal-analog çevirici ikilik ağırlıklı dirençlerin bir op-amp girişlerine bağlanması ile elde edilmiş bir toplayıcı devresidir. Şekil 11.5 dört-bitlik ikilik ağırlıklı sayısal analog çevirici devresini göstermektedir. Devrede sayısal veriler D3, D2, D1 ve D0 anahtarlarının durumları ile belirlenir. D3 anahtarı dört bitlik sayısal verinin en yüksek değerli bitini, D0 ise en düşük değerlikli bitini göstermektedir


Devrenin çalışmasını inceleyelim;

I. D0 anahtarı kapalı iken,



Bu durumda sayısal veri D3=0, D2=0, D1=0, D0=1 durumundadır. Op-amp iç empedansı çok yüksek olduğundan içinden akım akmayacaktır (Iin=0). Evirmeyen giriş toprağa bağlandığından, eviren giriş 0V’ta tutulacaktır. Bu durumda çıkışa ait ifade


olacaktır.

II. D1 anahtarı kapalı iken,



Bu durumda sayısal veri D3=0, D2=0, D1=1, D0=0 durumundadır. Çıkışa ait ifade,

olacaktır.

III. D1 ve D0 anahtarlarının ikisi birden kapalı iken,


Bu durumda sayısal veri D3=0, D2=0, D1=1, D0=1 durumundadır. Çıkışa ait ifade,

olacaktır.


Dirençlerin değerleri giriş verisinin basamak ağırlıklarına göre seçilmiştir. Düşük değerlikli direnç ® yüksek değerlikli biti (23) gösteren D3 anahtarına bağlanmıştır. Diğer dirençler 2R, 4R, 8R ise basamak ağırlılarına göre sırasıyla D2, D1 ve D0 anahtarlarına bağlanmıştır.

Bu tip D/A çeviricilerin bir dezavantajı direnç değerleri aralığının ve sayısının farklı olmasıdır. Örneğin sekiz bitlik bir D/A çevirici için sekiz direnç kullanılmalı ve bu dirençlerin değerleri R ile 128R arasında olmalıdır. Direncin, toleransları ve sıcaklığa bağlı olan değişimlerine bağlı olarak sonuç değişeceğinden, kararlılığı düşüktür. Şekil 11.6 İkilik ağırlıklı D/A çeviricinin sayısal veriye ait çıkış gerilim değerlerini ve çıkış geriliminin şeklini göstermektedir.



11.2.2 R/2R Merdiven Tipi Sayısal-Analog Çevirici

Bir diğer tip D/A çevirim metodu Şekil 11.7 ‘de gösterilen dört bitlik R/2R merdiven tipi D/A çeviricidir. Sadece iki direnç değeri kullanılarak ikilik ağırlıklı akımlar üretilir. Devreden akan ikilik ağırlıklı akımlar, op-amp ve geri besleme direnci (RF) yardımı ile girişle orantılı çıkış gerilimine çevrilirler. Devre oldukça karışık görünmesine rağmen basit direnç oranlarından dolayı oldukça kolaydır.


 Başlangıçta en yüksek değerlikli bit anahtarı D3 ‘ün +5V ‘luk referans gerilimine (D3=1), diğer anahtarların ise toprağa bağlandığını (D2=0, D1 =0,D0=0) kabul edelim, giriş verisi (1000)2 ‘dir. Bu durumda R1 ve R2 paralel olarak toprağa bağlı olur. 2R değerindeki paralel bir direncin eşdeğer direnci R4 direncine seri R değerinde bir direnç olur, bu iki seri direncin eşdeğeri ise R3 direncine paralel 2R değerinde bir dirençtir. Bu iki direncin eşdeğer direnci R6 direncine seri R ağırlığında olacaktır. Devrenin geri kalanında aynı tekniği kullanarak Şekil 11.8 a ’da gösterilen basitleştirilmiş devre elde edilir. Op-amp’ın evirmeyen girişi toprağa bağlıdır. Eşdeğer direnç üzerinden toprağa akım akmayacağından, eşdeğer direnç ihmal edilir. Bu durumda çıkış gerilimi;




olacaktır.

 D2 anahtarının +5V ‘luk referans gerilimine (D2=1), diğer anahtarlar ise toprağa bağlanırsa (D3=0, D1=0, D0=0), bu durumda giriş verisi (0100)2 olacaktı r ve Şekil 11.8 b’de gösterildiği gibi R5 direncinin solundaki bütün dirençler 2R’lik bir eşdeğer dirence indirgenecektir. Devrenin R8 direncinden itibaren Thevenin eşdeğeri bulunursa ; VTH=2,5V ve R8 direncine seri RTH=R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R7 direnci üzerinden akım akmayacaktır. Bu durumda çıkış gerilimi;



olacaktır.

D1 anahtarının +5V ‘luk referans gerilimine (D1=1), diğer anahtarlar ise toprağa bağlanırsa (D3=0, D2=0, D0=0), bu durumda giriş verisi (0010)2 olacaktı r ve Şekil 11.8 c’de gösterildiği gibi R3 direncinin solundaki bütün dirençler 2R’lik bir eşdeğer dirence indirgenecektir. Devrenin R8 direncinden itibaren Thevenin eşdeğeri bulunursa; VTH=1,25V ve R8 direncine seri RTH=R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R7 direnci üzerinden akım akmayacaktır. Bu durumda çıkış gerilimi;

olacaktır.

 D0 anahtarı +5V ‘luk referans gerilimine (D1=1), diğer anahtarlar ise toprağa bağlanırsa (D3=0, D2=0, D1=0), bu durumda giriş verisi (0001)2 olacaktır.
Devrenin R8 direncinden itibaren Thevenin eşdeğeri bulunursa; VTH=0,625V ve R8 direncine seri RTH=R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R7 direnci üzerinden akım akmayacaktır.Bu durumda çıkış gerilimi;

olacaktır.

11.2.3 Entegre Devre Sayısal –Analog Çeviriciler

Çok popüler ve ucuz bir entegre devre D/A çevirici MC1408 veya eşdeğeri olan DAC0808 ‘dir. MC1408 standart 16 bacaklı DIP paket olarak gelir ve +5V ’luk Vcc ile minimum -5V, maximum -15V ‘luk VEE gerilimi gerektirir. MC1408’de , bir R/2R merdiven tipi D/A çevirici,akım yükseltecinden gelen referans akımını, 8 ikilik ağırlıklı akıma böler. Bipolar transistör anahtarlar (A1-A8), girişlerindeki ikilik bilgiye göre ikilik ağırlıklı akımları çıkış hattına bağlar. En yüksek değerlikli biti taşıyan girişin A1, en düşük değerlikli taşıyan girişin A8 ile gösterilmiştir. MSB ve LSB etiketlindirilmeleri normal etiketlendirilmenin tersinedir. Bu nedenle kullanılacak bir entegrenin veri sayfası dikkatle incelenmelidir. Şekil 11.10 MC1408’in blok diyagramını, bacak bağlantısını ve tipik uygulamasını göstermektedir.

MC1408’in bir işlemsel yükselteç (op-amp) ve bir dirençle gerilime çevrilebilen akım çıkış vardır. Bu gerilim aşağıdaki formülden hesaplanabilir;

MC1408 gibi kullanışlı ve ucuz D/A çeviriciler, özel ses ve dalga biçimleri üretmede sıklıkla kullanılırlar.Şekil 11.11 D/A çeviriciye ait test devresini göstermektedir. Devrede, sekiz-bitlik bir sayıcının çıkışları D/A çeviricinin veri girişlerine bağlanmıştır, sayma işlemi ile birlikte D/A çevirici çıkışlarında 255 basamaktan oluşan bir testere dişi dalga şekli görülecektir. Çıkış frekansı, sayıcının tetikleme sinyal frekansının
256’ya bölünmesi ile bulunabilir.


11.2.4 D/A Çeviricilerin Performans Karakteristikleri

D/A çeviricilerde kullanılan performans karakteristikleri çözünürlük (resulation), doğruluk (accuracy), lineerlik (linearity), monotonluk (monotonicity) çıkı ş yerleşim zamanı (settling time) olarak adlandırılmaktadır.

 D/A çeviricilerde çözünürlük (resulation) giriş verisindeki bit sayısı ile belirlenir. Örneğin 4-bitlik bir çevirici için çözünürlük, 24-1, 15 de 1 parçadır. Yüzde olarak değeri (1 15) ×100 = %6,67 olacaktır. Genel olarak çözünürlük n giriş verisindeki bir sayısını göstermek üzere 2n-1 eşitliğinden bulunur. Çözünürlük dönüştürülen bit sayısını anlatmaktadır.

 Doğruluk (accuracy), D/A çeviricilerde kullanılan bir diğer karakteristiktir. Doğruluk beklenilen çıkışla, geçek çıkışın karşılaştırılmasıdır. Tam skala veya maximum çıkış geriliminin yüzdesi olarak ifade edilir. Eğer bir karşılaştırıcının tam skala 10V ve doğruluğu % 0,1 ise herhangibir çıkış için oluşabilecek maximum hata (10V)×( 0,1 100 ), yani 10mV olacaktır. İdeal olarak bir D/A çeviricinin doğruluğu, en düşük değerlikli bitinin 1/ 2 si kadar olamalıdır.

Örneğin sekiz bitlik bir çeviricide en düşük değerlikli bit tam skalda 256 da 1 parçadır,yani 1/ 256 = 0,0039 , %0,39 olark gösterilebilir. Bu durumda doğruluk yaklaşık olarak % 0,2 olmalıdır.

 Lineerlik (linearity) hataları geçek çıkışın ideal düz çizgi çıkışından ne miktarda ayrıldığıdır. Kayma hatası (ofset error) diye adlandırılan özel bir durum, bütün girişler sıfır iken çıkışın sıfır olmadığı anlamına gelir. Bu hataya işlemsel yükselteç veya akım anaktarlarındaki sızıntı akımlar neden olabilir.

 Monotonluk (monotonicity),bir D/A çeviricinin bütün çevirme aralığı adımlaması sırasında adım kaçırmama veya geri adım atmama olarak tanımlanabilir.

 Çıkış yerleşim zamanı (settling time), giriş verisindeki herhangibir değişiklikten sonra çıkışın, son değerin 1/ 2 en düşük değerli bitine (LSB) yerleşinceye kadar geçen zaman olarak adlandırılır.

11.3 ANALOG-SAYISAL ÇEVİRİCİLER (A/D CONVERTERS)

Analog formdaki bir büyüklüğün, sayısal sistemler için anlaşılabilir olması için sayısal forma dönüştürülmesi gerekmektedir. Bu işlemi yapan devrelere analog-sayısal çevirici veya kısaca A/D çevirici veya ADC adı verilir. Bu işlem için bir çok yöntem kullanılmaktadır. Bu bölümde en çok kullanılan tipler anlatılacaktır.

11.4.1 Paralel Karşılaştırıcı, Simultane (Flash) A/D Çeviriciler

Analog büyüklüklerin sayısal işaretlere dönüştürülmesinde kullanılan en kolay ve hızlı çevirici tipi Şekil 11.12’ de gösterilen üç bitlik paralel karşılaştırıcı A/D çeviricidir.



Devrede üç adet karşılaştırıcı, bir gerilim bölücü ve kodlayıcı (encoder) kullanılmıştır.
Devredeki karşılaştırıcılar bir referans gerilimle(VREF), analog giriş gerilimini (Vin) karşılaştırmak için kullanılır. Referans gerilimi tam ölçek yani maximum giriş gerilimidir. Karşılaştırıcının + girişindeki gerilim , - girişindeki referans geriliminden büyükse çıkış yüksektir.Karşılaştırıcıların eşik gerilimleri bir gerilim bölücü ile ayarlanırken, analog giriş gerilimi ise karşılaştırıcıların + girişine paralel olarak uygulanmıştır. Devrede, uygulanan analog giriş geriliminin büyüklüğüne bağlı olarak ilgili karşılaştırıcıların çıkışları yükseğe çekilecektir.Eğer giriş gerilimi 1V’tan küçükse hiçbir karşılaştırıcı çıkışı yüksek olmaz. Giriş gerilimi 1-2V arasındaki bir değerde ise sadece en düşük eşik gerilimine sahip karşılaştırıcı çıkışı yükseğe çekilecek ve bu durumda kodlayıcı çıkışlarında görülen ikilik ifade D1=0, D2=1 olacaktır. Giriş gerilimi 2-3V arasında ise 1. ve 2. karşılaştırıcı çıkışları yükseğe çekilecek ve çıkışta görülecek ikilik bilgi D1=1, D0=0 olacaktır. 3V’un üzerindeki bir gerilim bütün karşılaştırıcı çıkışlarını yükseğe çekecek ve kodlayıcı çıkışlarında görülen ikilik ifade D1=1, D0=1 olacaktır. Aşağıda Tablo 11.1 Giriş gerilimlerine bağlı olarak çıkışları göstermektedir.



Genel olarak bu devrelerde kullanılacak karşılaştırıcı sayısı, n bitlik binary kod için 2n-1’dir. Örneğin üç bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 23-1=7, dört bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 24-1=15 olmalıdır. Bu fazla sayıdaki karşılaştırıcı sayısı paralel karşılaştırıcılı A/D çeviricilerin en büyük dezavantajıdır. Bu tip karşılaştırıcıların en önemli avantajı hızı karakteristiğidir. Giriş gerilimine bağlı olarak üretilen sayısal çıkış, devredeki elemanların yayılım gecikmesi (propagation delay) süresi sonrasında hazırıdır. Bu nedenle bu tip A/D çeviricilerin tanımlanması için “flaş” ismi kullanılmaktadır.



Şekil 11.13 Üç bitlik paralel karşılaştırıcılı A/D çevirici devresinin göstermektedir. Devrede yedi adet karşılaştırıcı,gerilim bölücü ve 74148 Decimal/Binary öncelikli kodlayıcı (priority encoder) kullanılmıştır. Örnekle