Elektronik İle İlgili Bilgi Ve Dökümanlar

bülent1954 · 10-03-07, 15:28

5.4.1. VE-DEĞİL LOJİK DİYAGRAMLAR

Karnough haritaları ile elde edilien sadeleştirlmiş eşitliklerin VE-Değil (NAND) lojik diyagramlarına dönüştürülmesi için:

I. Karnough haritası çarpımların toplamı formunda sadeleştirilir.

II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır.

III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki
VEYA ifadeleri fonksiyonun değili alınarak VE ifadelerine dönüştürülür.

IV. İfadenin bir daha değili alınarak gerçek fonksiyona ulaşılır.

5.4.1. VEYA-DEĞİL LOJİK DİYAGRAMLAR

Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VEYA-Değil (NOR) lojik diyagramlarına dönüştürülmesi için:

I. Karnough haritası toplamların çarpımı formunda sadeleştirilir.

II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE
ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır.

III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun birkez değil alınarak VE ifadelerine dönüştürülür.
IV. İfadenin birkez değili alınarak gerçek fonksiyona ulaşılır.

5.5. DİKKATE ALINMAYAN (DON’T CARE) DURUMLAR

Bir doğruluk tablosunda giriş değişkenlerinin durumlarına bağlı olarak çıkış değişkeninin aldığı durumlar (1 veya 0) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkış ifadesinin ‘1’ olduğu durumlar uygun bileşkelere alınır.Haritadaki diğer durumlarda fonksiyon çıkış ifadesinin ‘0’ olduğu kabul edilir. Bu kabullenme her zaman doğru değildir. Örneğin dört bitle ifade edilen BCD kodu 0-9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. Bu durumların hiçbir zaman olmayacağı varsayılarak fonksiyonun daha ileri düzeyde sadeleşmesi için bu durumlar ı önemli dikkate alınmayan(don’t care) durumlar olarak tanımlayabiliriz.

Dikkate alınmayan durumları Karnough haritası üzerinde ‘1’ olarak göstermek giriş değişkenlerinin aldığı bu durumda fonksiyonun daima ‘1’ olacağı anlamına gelirki bu doğru değildir.Aynı şekilde ‘0’ yazmakta fonksiyonun daima ‘0’ olduğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir.

Dikkate alınmaz durumlar eğer sadeleştirme için uygun bileşkeler oluşmasını sağlıyorsa ‘1’, sadeleştirme işleminde işe yaramıyorsa ‘0’ kabul etmek, fonksiyonu en basit haline indirgemede kullanışlıdır.Önemli olan hangi durumun en basit ifadeyi verdiğidir. Bununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. Burada yapılacak şeçim hangisinin indirgemeye fayda sağladığıdır.

5.6. SAYISAL DEVRE TASARIMI

Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalışmasının anlaşılmasıdır. Devrenin çalışması,yani girişlerin durumuna bağlı olarak çıkışın ne olması gerektiğinin belirlenmesi gerekmektedir. Bu durumlara bağlı olarak doğruluk tablosu hazırlanır. Doğruluk tablosundan elde edilen bu değerler Karnough haritaları yardımı ile sadeleştirildikten sonra devre çizilerek tasarım tamamlanır.

Örnek:

Bir sayısal devrenin çalışması dört anahtarla kontrol edilecektir.Eğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkışının ‘1’,diğer bütün durumlarda devre çıkışının ‘0’ olması istenmektedir. Gerekli devreyi tasarlayınız.

Çözüm:

Devre tasarlanırken yapılacak ilk işlem devrenin kaç giriş değişkenine sahip olduğunun bulunmasıdır. Sayısal devrenin çalışması dört anahtarla kontrol edilmek isteniyorsa giriş değişken sayısı dört tane olmak zorundadır.Bu değişkenleri A,B,C ve
D harfleri ile gösterelim. Bu üç anahtar devrenin çalışmasını kontrol edilecektir.Gerekli koşul sağlandığı zaman devre çıkışının ‘1’,geri kalan diğer bütün durumlarda devre çıkışının ‘0’ olması istenmektedir. Bu durumda çıkış ifadesi bir değişkenle tanımlanmalıdır. Devre çıkışını Q harfi ile gösterelim.

Bu durumda devreye ait doğruluk tablosu aşağıdaki gibi olacaktır.

bülent1954 · 11-03-07, 15:08

BİRLEŞİK DEVRELER (COMBİNATIONAL)

6.1 ARİTMETİK ÜNİTELER

Toplama, çıkarma,çarpma ve bölme gibi aritmetik işlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel aritmetik işlemler toplama ve çıkarma işlemidir. Çarpma işlemi tekrarlanan toplama, bölme işlemi ise tekrarlanan çıkarma işlemi ile tanımlanır.

6.1.1 TOPLAYICI DEVRELER (ADDERS)

Sayısal devreler için toplama işlemini gerçekleştiren devrelere toplayıcı lar (adders)
adı verilir. Aşağıda Binary (ikilik) sayıların toplamına ilişkin temel kurallar verilmiştir.

6.1.1.1 YARIM TOPLAYICI (HALF ADDER)

Bir bitlik iki veriyi toplayan devrelere yarım toplayıcı (half adder) adı verilir. Bir yarım toplayıcın birer bitlik iki veri girişi için iki giriş, toplam ve oluşan eldenin gösterimi için
iki tane çıkışı vardır. Aşağıda bir yarım toplayıcının tasarımı anlatılmıştır;

Bir bitlik iki veri P Ve Q ile adlandırırsak tasarlanacak devrenin iki binary sayının toplanması işlemini gerçekleştirmesi istenir. Toplama işleminin gösterimi için sonuç ( Sum -S ) ve elde (Carry -C) olmak üzere iki tane çıkış olması gerekir.

6.1.1.2 TAM TOPLAYICI (FULL ADDER)

İkinci temel tür toplayıcı derelere tam toplayıcı (full adder) adı ver ilir. Üç bitlik verilerin toplanması işlemini gerçekleştiren devrelerdir. Devrenin toplama işlemi için
üç giriş, sonucun gösterimi için iki tane çıkışı vardır. Girişlerden ikisi toplama işlemini yapılacağı iki veriyi gösterirken diğer giriş düşük değerlikli basamaktan oluşan elde girişi içindir. Aşağıda bir tam toplayıcının doğruluk tablosu verilmiştir;

Aşağıda bir tam toplayıcının lojik diyagramı ve sembolü verilmiştir;

Aşağıda iki yarım toplayıcı ve harici bir VEYA kapısı kullanılarak elde edilmiş tam toplayıcı devresi verilmiştir.

6.1.1.3 PARALEL TOPLAYICILAR (PARALLEL ADDERS)

Bir n-bitlik paralel toplayıcı n tane tam toplayıcının birbirine paralel bağl anması ile elde edilebilinir. Her bir tam toplayıcının elde çıkışı (Cout) daha yüksek değerli toplayıcının elde girişine bağlanır. Böylece düşük değerlikli basamakların toplamından oluşan elde (Cout) bir sonraki toplamı yapılacak basamaklara etki edebilecektir.

6.1.1.3.A İKİ BİT PARALEL TOPLAYICI

Böyle bir devre ile iki bitlik verilerin toplama işlemi gerçekleştirilir. İki bitlik iki verinin toplanmasını sağlamak için iki tam toplayıcıya ihtiyaç vardır. Toplam işlemini en düşük değerlikli bitlerin toplamı ile başlayacaktır. Bu toplam işleminden oluşan elde
(0 veya 1) bir sonraki toplama işlemine eklenmek zorundadır.İki bitlik P ile Q
verilerinin toplanması ile işlemi açıklayalım;
Aşağıda iki tam toplayıcının paralel bağlanması ile elde edilmiş iki-bit paralel toplayıcı devresi ve sembolü verilmiştir. En yüksek değerlikli bitlerin toplamından oluşan elde toplama sonucunun en yüksek basamağıdır.

6.1.1.3.A DÖRT- BİT PARALEL TOPLAYICI

Şekil 5.10’ da dört-bit paralel toplayıcının blok diyagramı ve sembolü verilmiştir.Toplama işlemi için önce en düşük değerlikli bitler en sağdaki tam toplayıcı girişlerine uygulanır. Bütün tam toplayıcıların elde çıkışları (Cout) bir sonraki toplama işleminin yapılacağı tam toplayıcının elde girişlerine (Cin) bağlanmıştır.

Örnek:

İki tane 7482 İki-bit paralel toplayıcı kullanarak Dört-bit paralel toplayıcı elde ediniz.

Çözüm:

İki 7482 kullanarak dört-bit paralel toplayıcının elde edilmesi şekil 5.11’de gösterilmiştir. Düşük değerlikli iki bit birinci paralel toplayıcı girişlerinde toplan ır. Yüksek değerlikli iki bitin toplamı ise ikinci paralel toplayıcıda gerç ekleştirilir. Bu toplamdan oluşan elde toplama işleminin en yüksek basamağı olur.

6.2 KARŞILAŞTIRICILAR( COMPARATORS)

Karşılaştırma işlemi girişindeki sayısal bilgilerden birinin diğerine göre büyük,küçük veya eşit olma durumlarının belirlenmesidir.

En temel karşılaştırıcı devreleri Özel-Veya (Xor) kapılarıdır. Bir Özel-Veya kapısının girişleri farklı iken çıkış Lojik-1,girişleri aynı iken çıkış Lojik-0’dır. Şekil 5.12 Özel- Veya kapısı ile temel karşılaştırma işlemini göstermektedir.

Özel-Veya kapısı ile girişlerindeki iki bitlik bilginin eşit olup olmadığı görülür.
Ancak bir karşılaştırıcının eşitlik durumu ile birlikte bilginin küçük veya büyük olması
durumlarını göstermesi beklenir.

Örnek:

Bir bitlik A ve B verilerini karşılaştıran bu karşılaştırma sonunda A>B, A=B, A<B
durumlarını gösteren devreyi tasarlayınız.

Devreye ait doğruluk tablosu aşağıdaki gibi olacaktır;

6.3.KOD ÇÖZÜCÜLER(DECODERS)

6.3.1 İKİ BİTLİK KOD ÇÖZÜCÜ

İki bitlik bir kod çözücünün 2 girişi 4 çıkışı vardır. Böyle bir devre için girişlerin durumuna bağlı olarak sadece tek bir çıkış doğru olacaktır. Aşağıda 2x4 Kod çözücünün doğruluk tablosu ,Lojik diyagramı ve sembolü verilmiştir.

6.3.2. ÜÇ BİTLİK KOD ÇÖZÜCÜ

Üç bitlik kod çözücüde(decoder) üç girişin kodu çözülerek sekiz çıkış üretir. Her çıkış
bu üç giriş değişkenine ait bir minimum terimle tanımlanır. Girişlerin durumuna bağlı
olarak sadece tek bir çıkışı doğrudur.

6.3.3. YETKİ GİRİŞLİ KOD ÇÖZÜCÜLER

Kod çözücülerin tamamı olmasada büyük bir bölümü bir veya birden çok yetki
(enable) girişi içerir. Kod çözücü (decoder) sadece yetkilendiğinde (enable girişine gelen Lojik-1 veya Lojik-0 ) kod çözme işlemini gerçekleştirir. Diğer bütün durumlarda kod çözücü (decoder) çıkışları Lojik-1 veya Lojik-0 olur.

Not: Yetkilendirme, çalışılan decoder özelliğine göre Lojik-1 veya Lojik-0 da olabilir.
Aşağıda Lojik-0 da yetkilenen 3x8 Decoder’ın doğruluk tablosu verilmiştir.

Aşağıda yetki girişli 4x16 Decoder olan 4514 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir.Inhibit (INH) adlı giriş Decoder için yetkilendirme girişidir. Eğer bu giriş Lojik-1’ e çekilmezse kodçözme işlemi gerçekleştirilmez ve bütün çıkışlar Lojik-0 olur.Harici bir giriş olan Strobe (ST) devre içindeki bir Latch’e (Mandal- Veri tutucu) çalışmasına kumanda etmektedir.Eğer bu giriş Lojik-1’e çekilmezse diğer
girişlerdeki (D,C,B,A) değisim ne olursa olsun eski durum korunacaktır.

bülent1954 · 11-03-07, 15:14

6.3.4. BCD DECİMAL KOD ÇÖZÜCÜ

BCD kodu 0 – 9 arasındaki Decimal(Onluk) sayıların 4-Bitlik Binary(İkilik) karşılıklarının yazılması ile tanımlanmış bir kodlamadır. Bu durumda tasarlanacak kod çözücünün 4 giriş hattı olması, BCD kodu 0-9 arasındaki Decimal(Onluk) sayılar arasında tanımlı olduğundan 10 çıkış hattının olması gerekmektedir. Geri kalan durumlar don’t care (dikkate alınmaz durumlar) olarak tanımlanacaktır.

Aşağıda BCD-Decimal Decoderin Lojik diyagramı ve Blok gösterimi verilmiştir.

4028 BCD-DECİMAL DECODER

Aşağıda BCD- Decimal Kod çözücü olan 4028 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir.

6.3.5. BCD SEVEN SEGMENT KOD ÇÖZÜCÜ

Yedi ayrı Led’in uygun bağlanması ile 0-9 arasındaki sayıları görüntüleyebiliriz. Bu işlemi yapan devre elemanına yedi parçalı gösterge(seven segment display ) adı verilir. Display led bağlantılarına göre ortak anot veya ortak katot’lu olabilir.

Aşağıda Ortak Katotlu Display için BCD- Seven Segment Decoder doğruluk tablosu verilmiştir

Aşağıda ortak katotlu display için BCD- Seven Segment Decoder olan 4511 entegresinin doğruluk tablosu ve lojik sembolü verilmiştir.

MULTİPLEXERS(DATA SELECTORS-ÇOĞULLAYICILAR)

Bazı durumlarda kod çözücülerde olduğu gibi Multiplexler içinde çalışmay ı kontrol eden bir yetkilendirme (enable) girişi bulunabilir. Multiplex (çoğullayıcı) ancak yetkilendirildiğinde çoğullama işlemini gerçekleştirir. Yetkilendirme girişi, iki veya daha fazla sayıda Multiplex’ in birleştirilerek daha çok sayıda girişli bir sayısal çoğullayıcının elde edilmesinde kullanılır.Aşağıda yetki girişli bir Multilex olan 4051 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir. Yetkilendirme girişi Inhibit
(INH) olarak adlandırılmıştır.

6.5 DEMULTIPLEXLER(BİLGİ DAĞITICILAR-DATA DISTRIBUTORS)

6.6. ENCODER (KODLAYICILAR)

6.6.1. DECİMAL-BCD ENCODER

Decimal – BCD encoder girişindeki decimal bilgiyi kodlayarak BCD kod karşı lığını dört çıkışta gösterir. Aşağıda 10x4 encoder lojik sembolü ve doğruluk tablosu verilmiştir.

Aşağıda Decimal-BCD Encoder’ in Lojik diyagramı verilmiştir.

6.6.2 DECİMAL- BCD ÖNCELİKLİ KODLAYICI (PRIORITY ENCODER)

Decimal-BCD öncelikli kodlayıcı(Priorty Encoder) girişindeki öncelik sırasına bağlı olarak kodlama yapan devre elemanlarıdır.Yüksek sayılı girişten itibaren öncelik sırası verilmiştir. Aşağıda 74147 Decimal- BCD öncelikli kodlayıcının doğruluk tablosu ve
Lojik sembolü verilmiştir.

Yukarıdaki doğruluk tablosu yardımıyla kodlayıcının çalışması anlaşılabili nir. Eğer öncelikli girişlerden birisine Lojik-0 gelmişsse diğer girişlerin durumuna bakılmaksızın girişin değillenmiş BCD kod karşılığı gösterilir. Örneğin IN6 girişine gelen Lojik-0 ile daha az öncelikli girişlerin durumları önemsiz olur.

Aşağıda Decimal- BCD öncelikli kodlayıcı ile yapılmış basit bir on tuşlu klavye uygulaması verilmiştir. Encoderin bütün girişler pull-up dirençleri ile Lojik-1’e çekilmiştir. Klavyedeki herhangi bir tuşa basılması ile ilgili giriş Lojik-0’a çekilir ve girişteki Decimal değerin terslenmiş BCD kod karşılığı BCD Çıkışlarında verilecektir.

Not: Klavyedeki hiçbir tuşa basılmaması veya hiçbir girişe bağlı olmayan 0 nolu tuşa basılması ile girişlerde bir değişiklik olmayacak ve çıkışta 0 rakamının terslenmiş
BCD kod karşılığı verilecektir.

6.7 PARITY GENARATORS/ CHECKERS

Sayısal sistemlerin birbirleri ile haberleşmesi sırasında iletilen bilginin değişmesi oldukça sıklıkla karşılaşılan bir konudur. Bilgi değişimlerini kontrol edebilmek ve gönderilen bilginin doğruluğunu kontrol etmek amacı ile Parity Kodu (Ha ta Tesbit ) kodları ortaya çıkmıştır.

Veriye özel bir bit ekleme yöntemi ile veri tümleştirme sağlanabilir. Fazladan eklenen eşlik biti (parity bit)i verilen kod kelimesindeki hatanın bulunmasını sağlayacaktır. Basit bir eşlik bitinin kodlanması tek yada çift taban üzerine yapılır. Tek eşlik bitinde veri içindeki 1’ lerin sayısı tek, çift eşlik bitinde ise 1’lerin sayısı çifttir.

Sayısal devreler için parıty biti üreten devrelere parity genarator adı verilir. Aşağıda 74180 On-Bit parity genarator/ checker entegresinin doğruluk tablosu ve lojik sembolü verilmiştir.

bülent1954 · 11-03-07, 20:48

(OSİLATÖRLER) MULTİVİBRATÖRLER

Bu bölümde aşağıdaki konular anlatılacaktır.

 Multivibratör(Osilatörler)
 Monostable (tek kararlı) Multivibratörler,
 Yeniden tetiklenmeyen (Nonretrigerrable) Monostable Multivibratörler,Yeniden tetiklenen (Retrigerrable) Monostable Multivibratörler,
 Astable ( serbest çalışan)Multivibratörler,
 Entegre zamanlama devreleri

GİRİŞ

Sayısal devrelerde tetikleme sinyali olarak kullanılan kare,dikdörtgen si nyali üreten devrelere multivibratör (osilatör) adı verilir. Multivibratörler üç grupta incelenirler.

I. Tek kararlı (Monostable) multivibratörler, II. Serbest çalışan (Astable) multivibratörler,
III. Çift kararlı (Bistable) multivibratörler.

7.1. MONOSTABLE (TEK KARARLI) MULTİVİBRATÖRLER

Monostable multivibratörler girişlerine uygulanan işarete bağlı olarak sadece tek bir darbe şeklinde çıkış işareti verirler. Bu devreler one-shot olarak adlandırılırlar. Çıkış işaretinin süresi , dışarıdan bağlanacak olan zamanlama (direnç ve kond ansatör) elemanlarının değerlerine bağlıdır. Şekil 7.1’de bir monosatable multivibratörün giriş
(tetikleme) ve çıkış işaret gerilimleri gösterilmiştir. Tetikleme sinyalinin süresi çıkış darbesinden bağımsız olarak büyük veya küçük olabilir.Çıkış darbesinin süresi, giriş darbesinden geniş olabilir.

Aşağıda Şekil 7.2 transistörlü monostable multivibratör devresini göstermektedir. Başlangıçta R1 direnci üzerinden beyz polarması alan T1 tranzistörü iletimde,T2 tranzistörü kesimdedir. Bu sırada C kondansatörü şekildeki gibi şarj olacaktır. Tetikleme girişinden pozitif bir tetikleme sinyali verildiği anda T2 tranzistörü iletime geçecek, C kondansatörü R1 ve T2 tranzistörü üzerinden deşarj olacak ve beyz polarması alamayan T1 transiztörü kesime gidecektir. Bu durum kondansatör deşerj olana kadar devam edecektir. Kondansatör deşarj olduğunda T1 tranzistörü tekrar iletime geçecek ve T2 tranzistörü kesime gidecektir.Bir sonraki tetikleme sinyaline kadar bu durum korunacaktır.

Çeşitli lojik kapılardan elde edilmiş monostable multivibratörlerde vardır. Şekil 7.3-a
VEYA-Değil (NOR) ve DEĞİL(NOT) kapısından oluşmuş bir monostable multivibratör devresini ve 7.3-b ise lojik sembolünü göstermektedir.

Şekil 7.3’deki devrenin tetikleme girişine uygulanan tetikleme sinyalinin yüksek lojik seviyesi (lojik-1) G1 kapısının çıkışını alçak seviyeye (lojik-0), G2 kapısının çıkışını yüksek seviyeye (lojik-1) çekecektir. Bu durumda C kondansatörü R direnci üzerinden şarj olmaya başlayacak ve G2 girişindeki gerilim artacaktır. C kondansatörü şarj olunca G2 girişindeki gerilim yüksek seviyeye (lojik-1) çekilecek ve G2 kapı çıkışı alçak seviyeye (lojik-0) çekilecektir. G1 kapısının her iki girişide alçak seviyeye (lojik-
0) çekildiğinden çıkış yüksek (lojik-1) olacaktır. Çıkışta oluşan darbenin süresi R-C
elemanı tarafından belirlenmektedir.

7.1.1. Monostable Multivibrator Entegre Devreleri

Monostable multivibratörler entegre devreleri yeniden tetiklenebilen (retriggerable)
ve yeniden tetiklenmeyen (nontriggerable) olmak üzere iki temel türdedir. Bu iki temel türdeki ayrım ilk tetikleme ile başlayan çıkış dalga süresince gelen b ir sonraki tetikleme sinyaline verilen cevapla ilgilidir. Şekil 7.4 yeniden tetiklenmeyen
(nontriggerable) türdeki devrelere ait çıkış dalga şekillerini göstermektedir. Şekil 7.4.
a gelen ilk tetikleme sinyali ile yeniden tetiklenmeyen (nonretriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir.

Şekil 7.4. b ise ilk tetikleme sinyali ile oluşan çıkış devam ederken gelen ikinci bir tetikleme sinyalinin yeni bir tetikleme sinyali olarak kabul edilmediğini göstermektedir.
Bu durumda yeni bir tetikleme gerçekleşmez ve çıkış işareti tw süresince devam edecektir.

Şekil 7.5 yeniden tetiklenen (retriggerable) monostable multivibratörlerde tetikle me sonrası çıkış dalga şekillerini göstermektedir. Şekil 7.5 a gelen ilk tetikleme sinyali ile yeniden tetiklenen (retriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. Şekil 7.5.b ise ilk tetikleme sonrası çıkış işareti devam ederken gelen ikinci bir tetikleme sonrası çıkış işaretinin tw süresince devam etmesini göstermektedir.

74121 Yeniden Tetiklenmeyen (Nonretriggerable) Monostable Multivibratör

Yeniden tetiklenmeyen (nontriggerable) monostable multivibrator entegrelerine Şekil 7.7’de gösterilen 74121 verilebilir. A1,A2 ve B ile gösterilen girişler tetikleme girişleridir. Harici olarak zamanlama elemanlarının bağlanabilmesi için REXT ve CEXT adlı iki girişe sahiptir. RINT ile gösterilen giriş dahili zamanlama direnç girişidir.

Çıkış sinyalinin değeri harici zamanlama elemanları tarafından belirlenir . Harici R-C
zamanlama elemanlarının kullanılmaması halinde(Şekil 7.7. a) çıkış sinyalinin süresi
30ns olacaktır. Harici zamanlama elemanları yardımı ile bu aralık 40ns ile 28s olabilir. Harici olarak bağlanabilen zamanlama elemanları; REXT 1,4 ile 40KΩ,
CEXT, 0 ile 1000µF aralığında seçilmelidir.

Şekil 7.7 (b) dahili direnç ( 2.2KΩ ) ve harici kondansatörün bağlantısını göstermektedir.
Şekil 7.7 © ise harici R ve C elemanlarının bağlantısını göstermektedir. Dalga genliği;

tw= 0,7.R.CEXT

olarak hesaplanabilir. Eğer harici direnç REXT bağlanmamışsa R=2KΩ alınacaktır.

74122 Yeniden Tetiklenebilir (Retriggerable) Monostable Multivibrator

Çıkış dalga genliği harici olarak bağlanan direnç (REXT) ve kondansatör (CEXT) ile ayarlanabilir. Çıkış dalga genliği;

olarak bulunabilir. Burada K kullanılan monostable multivabrator için üretici veri
sayfalarında verilen sabittir. 74122 için K sabiti 0,32’dir.

7.2. SERBEST ÇALIŞAN (ASTABLE) MULTİVİBRATÖRLER

Bir diğer tür multivibrator devresi astable (serbest çalışan) multivibra tor adını alır. Çalışma gerilimi uygulandığı andan itibaren zamanlama elemanlarının belir lediği sürelerde durum değiştiren devrelerdir. Astable multivibrator zamanlama devrelerinde tetikleme sinyali amaçlı bir kare dalga osilatör olarak kullanılırlar.

Şekil 7.10 transistorlü astable multivibrator devresini göstermektedir. Devrede
birbirine simetrik bağlı iki npn transistör vardır. Devredeki elemanlar T1=T2, C1=C2, Rc1=Rc2 ve R1=R2 seçilse bile , güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır.

Devrenin çalışmasını açıklamak için güç verildiği anda T1 transistörünün kesim ve T2 transistörünün iletimde olmasını (Şekil 7.11 a) kabul edelim. Bu anda C1 kondansatörü deşarj ve C2 kondansatörü sarj olmuş durumdadır. Bundan sonra C1 kondansatörü RC1 direnci üzerinden şarja, C2 kondansatörü R2 direnci üzerinden deşarja başlayacaktır. Bir süre sonra C2 kondansatörü T1 transistörünü iletime
sokacak şekilde deşarj , C1 kondansatörü T2 transistörünü kesime götürecek şekilde
şarj olacaktır. Şekil 7.11 b bu durumda kondansatörlerin polaritelerini
göstermektedir.

Şekil 7.12 a ‘da görüldüğü gibi T1 transistörü doyuma, T2 transistörü kesime gidecektir.
Bu andan sonra C1 kondansatörü R1 direnci üzerinden deşarja ve C2 kondansatörü RC2
direnci üzerinden şarja başlayacaktır. Bir süre sonra C1 kondansatörü T2 transistörünü
doyuma götürecek şekilde deşarj , C2 kondansatörü T1 transistörünü iletime sokacak
şekilde şarj olacaktır. Şekil 7.12 b bu durumda kondansatörlerin polaritelerini
göstermektedir.

Transistorlerin iletimde olma süreleri kondansatörlerin deşarj sürelerine bağlıdır. Yani T1 transistörü R2-C2 , T2 transistörü R1-C1 zamanlama elemanlarının belirlediği sürelerde kesimde ve doyumda olacaktır. Astable multivibratorün osilasyon peryodu; T=0,7.(R1.C1+R2.C2)
süresi ile belirlenir.

Lojik kapılar ile gerçekleştirilmiş basit bir astable multivibrator devr esi Şekil 7.13 a’da gösterilmiştir. Devre tek bir schmitt trigger inverter ve RC devresinden oluşmuştur.

şeklinde olacaktır.

bülent1954 · 11-03-07, 20:51

7.3. ÇİFT KARARLI (BİSTABLE) MULTİVİBRATÖRLER

Dışarıdan bir tetikleme sinyali gelmediği müddetçe durumlarını koruyan devrelere çift kararlı (bistable) multivibrator adı verilir. Dışarıdan uygulanan her tetikleme sinyalinde devre konum değiştirecektir.

Devrenin durumunu değiştirecek olan tetikleme girişi o an doyumda olan trnsistörün beyzine bağlı olan giriştir. Devrenin anahtarlama zamanlarını azaltmak, devrenin çalışma frekansının arttırılması için R1 ve R2 dirençlerine 100pF ‘lık kondansatörler bağlanmalıdır.Çift kararlı multivibratör devreleri “ Flip-Flop ” olarak adlandırılır. Ve sayıcı devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarında sıklıkla kullanılırlar.

7.4. ENTEGRE ZAMANLAMA DEVRELERİ

Osilatör (multivibrator) devrelerinin yapımında hazır entegre zamanlama devrelerinden faydalanılır. En çok kullanılan zamanlama entegresi NE555 devresidir. Maliyeti ucuz olup çok farklı uygulama alanı vardır. Şekil 7.17 555 entegresini göstermektedir.

Besleme gerilimi +5V ile +18V arasında herhangi bir gerilim olabilir. İç devrenin sürülebilmesi için besleme geriliminin her voltuna karşılık 0,7mA akım gerekir. Yani besleme gerilimi 10V ise kaynaktan 7mA akım çekilir. Maximum güç kaybı 600mW
‘tır.

 555’in çıkış ucu 3 nolu uç olup çıkışın “1” veya “0” olduğu her iki durum için 10Ω
‘luk dirençler üzerinden toprağa veya kaynağa bağlanır (Şekil 7.18). Kaynaktan çekilebilecek maximum akım 200mA olup, “0” seviyesi için bu akım en çok 10mA olabilir.

 5 nolu kontrol girişi ile toprak arasına 0,01µF kondansatör bağlanır. Böylece çeşitli

gürültü ve besleme kaynağındaki titreşimlerin etkisi azaltılır. Bu uç aynı zamanda tetikleme ve eşik gerilim seviyelerini değiştirmek için kullanılır.

7.4.1. Monostable (Tek kararlı) Çalışma

Bazı uygulamalarda belirli süreli tek bir kare dalga gereklidir. 555 zamanlama entegresini monostable multivibrator olarak çalıştırarak kontrollü tek dalga veya senkronize peryodik işaretler elde etmek mümkündür. Bu çalışmaya ait bağlantı Şekil 7.20’de gösterilmiştir

7.4.1. Astable (Tek kararlı) Çalışma

Bir 555 zamanlayıcı entegresi ile astable (kararsız) multivibrator elde etmek için gerekli bağlantı Şekil 7.22’de gösterilmiştir.

10-03-07, 15:28	#51 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 15592430 Rep Gücü: 156075	Sayısal Elektronik 5.4.1. VE-DEĞİL LOJİK DİYAGRAMLAR Karnough haritaları ile elde edilien sadeleştirlmiş eşitliklerin VE-Değil (NAND) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası çarpımların toplamı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun değili alınarak VE ifadelerine dönüştürülür. IV. İfadenin bir daha değili alınarak gerçek fonksiyona ulaşılır. 5.4.1. VEYA-DEĞİL LOJİK DİYAGRAMLAR Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VEYA-Değil (NOR) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası toplamların çarpımı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun birkez değil alınarak VE ifadelerine dönüştürülür. IV. İfadenin birkez değili alınarak gerçek fonksiyona ulaşılır. 5.5. DİKKATE ALINMAYAN (DON’T CARE) DURUMLAR Bir doğruluk tablosunda giriş değişkenlerinin durumlarına bağlı olarak çıkış değişkeninin aldığı durumlar (1 veya 0) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkış ifadesinin ‘1’ olduğu durumlar uygun bileşkelere alınır.Haritadaki diğer durumlarda fonksiyon çıkış ifadesinin ‘0’ olduğu kabul edilir. Bu kabullenme her zaman doğru değildir. Örneğin dört bitle ifade edilen BCD kodu 0-9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. Bu durumların hiçbir zaman olmayacağı varsayılarak fonksiyonun daha ileri düzeyde sadeleşmesi için bu durumlar ı önemli dikkate alınmayan(don’t care) durumlar olarak tanımlayabiliriz. Dikkate alınmayan durumları Karnough haritası üzerinde ‘1’ olarak göstermek giriş değişkenlerinin aldığı bu durumda fonksiyonun daima ‘1’ olacağı anlamına gelirki bu doğru değildir.Aynı şekilde ‘0’ yazmakta fonksiyonun daima ‘0’ olduğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir. Dikkate alınmaz durumlar eğer sadeleştirme için uygun bileşkeler oluşmasını sağlıyorsa ‘1’, sadeleştirme işleminde işe yaramıyorsa ‘0’ kabul etmek, fonksiyonu en basit haline indirgemede kullanışlıdır.Önemli olan hangi durumun en basit ifadeyi verdiğidir. Bununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. Burada yapılacak şeçim hangisinin indirgemeye fayda sağladığıdır. 5.6. SAYISAL DEVRE TASARIMI Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalışmasının anlaşılmasıdır. Devrenin çalışması,yani girişlerin durumuna bağlı olarak çıkışın ne olması gerektiğinin belirlenmesi gerekmektedir. Bu durumlara bağlı olarak doğruluk tablosu hazırlanır. Doğruluk tablosundan elde edilen bu değerler Karnough haritaları yardımı ile sadeleştirildikten sonra devre çizilerek tasarım tamamlanır. Örnek: Bir sayısal devrenin çalışması dört anahtarla kontrol edilecektir.Eğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkışının ‘1’,diğer bütün durumlarda devre çıkışının ‘0’ olması istenmektedir. Gerekli devreyi tasarlayınız. Çözüm: Devre tasarlanırken yapılacak ilk işlem devrenin kaç giriş değişkenine sahip olduğunun bulunmasıdır. Sayısal devrenin çalışması dört anahtarla kontrol edilmek isteniyorsa giriş değişken sayısı dört tane olmak zorundadır.Bu değişkenleri A,B,C ve D harfleri ile gösterelim. Bu üç anahtar devrenin çalışmasını kontrol edilecektir.Gerekli koşul sağlandığı zaman devre çıkışının ‘1’,geri kalan diğer bütün durumlarda devre çıkışının ‘0’ olması istenmektedir. Bu durumda çıkış ifadesi bir değişkenle tanımlanmalıdır. Devre çıkışını Q harfi ile gösterelim. Bu durumda devreye ait doğruluk tablosu aşağıdaki gibi olacaktır.

11-03-07, 15:08	#52 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 15592430 Rep Gücü: 156075	Birleşik Devreler (combinational) BİRLEŞİK DEVRELER (COMBİNATIONAL) 6.1 ARİTMETİK ÜNİTELER Toplama, çıkarma,çarpma ve bölme gibi aritmetik işlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel aritmetik işlemler toplama ve çıkarma işlemidir. Çarpma işlemi tekrarlanan toplama, bölme işlemi ise tekrarlanan çıkarma işlemi ile tanımlanır. 6.1.1 TOPLAYICI DEVRELER (ADDERS) Sayısal devreler için toplama işlemini gerçekleştiren devrelere toplayıcı lar (adders) adı verilir. Aşağıda Binary (ikilik) sayıların toplamına ilişkin temel kurallar verilmiştir. 6.1.1.1 YARIM TOPLAYICI (HALF ADDER) Bir bitlik iki veriyi toplayan devrelere yarım toplayıcı (half adder) adı verilir. Bir yarım toplayıcın birer bitlik iki veri girişi için iki giriş, toplam ve oluşan eldenin gösterimi için iki tane çıkışı vardır. Aşağıda bir yarım toplayıcının tasarımı anlatılmıştır; Bir bitlik iki veri P Ve Q ile adlandırırsak tasarlanacak devrenin iki binary sayının toplanması işlemini gerçekleştirmesi istenir. Toplama işleminin gösterimi için sonuç ( Sum -S ) ve elde (Carry -C) olmak üzere iki tane çıkış olması gerekir. 6.1.1.2 TAM TOPLAYICI (FULL ADDER) İkinci temel tür toplayıcı derelere tam toplayıcı (full adder) adı ver ilir. Üç bitlik verilerin toplanması işlemini gerçekleştiren devrelerdir. Devrenin toplama işlemi için üç giriş, sonucun gösterimi için iki tane çıkışı vardır. Girişlerden ikisi toplama işlemini yapılacağı iki veriyi gösterirken diğer giriş düşük değerlikli basamaktan oluşan elde girişi içindir. Aşağıda bir tam toplayıcının doğruluk tablosu verilmiştir; Aşağıda bir tam toplayıcının lojik diyagramı ve sembolü verilmiştir; Aşağıda iki yarım toplayıcı ve harici bir VEYA kapısı kullanılarak elde edilmiş tam toplayıcı devresi verilmiştir. 6.1.1.3 PARALEL TOPLAYICILAR (PARALLEL ADDERS) Bir n-bitlik paralel toplayıcı n tane tam toplayıcının birbirine paralel bağl anması ile elde edilebilinir. Her bir tam toplayıcının elde çıkışı (Cout) daha yüksek değerli toplayıcının elde girişine bağlanır. Böylece düşük değerlikli basamakların toplamından oluşan elde (Cout) bir sonraki toplamı yapılacak basamaklara etki edebilecektir. 6.1.1.3.A İKİ BİT PARALEL TOPLAYICI Böyle bir devre ile iki bitlik verilerin toplama işlemi gerçekleştirilir. İki bitlik iki verinin toplanmasını sağlamak için iki tam toplayıcıya ihtiyaç vardır. Toplam işlemini en düşük değerlikli bitlerin toplamı ile başlayacaktır. Bu toplam işleminden oluşan elde (0 veya 1) bir sonraki toplama işlemine eklenmek zorundadır.İki bitlik P ile Q verilerinin toplanması ile işlemi açıklayalım; Aşağıda iki tam toplayıcının paralel bağlanması ile elde edilmiş iki-bit paralel toplayıcı devresi ve sembolü verilmiştir. En yüksek değerlikli bitlerin toplamından oluşan elde toplama sonucunun en yüksek basamağıdır. 6.1.1.3.A DÖRT- BİT PARALEL TOPLAYICI Şekil 5.10’ da dört-bit paralel toplayıcının blok diyagramı ve sembolü verilmiştir.Toplama işlemi için önce en düşük değerlikli bitler en sağdaki tam toplayıcı girişlerine uygulanır. Bütün tam toplayıcıların elde çıkışları (Cout) bir sonraki toplama işleminin yapılacağı tam toplayıcının elde girişlerine (Cin) bağlanmıştır. Örnek: İki tane 7482 İki-bit paralel toplayıcı kullanarak Dört-bit paralel toplayıcı elde ediniz. Çözüm: İki 7482 kullanarak dört-bit paralel toplayıcının elde edilmesi şekil 5.11’de gösterilmiştir. Düşük değerlikli iki bit birinci paralel toplayıcı girişlerinde toplan ır. Yüksek değerlikli iki bitin toplamı ise ikinci paralel toplayıcıda gerç ekleştirilir. Bu toplamdan oluşan elde toplama işleminin en yüksek basamağı olur. 6.2 KARŞILAŞTIRICILAR( COMPARATORS) Karşılaştırma işlemi girişindeki sayısal bilgilerden birinin diğerine göre büyük,küçük veya eşit olma durumlarının belirlenmesidir. En temel karşılaştırıcı devreleri Özel-Veya (Xor) kapılarıdır. Bir Özel-Veya kapısının girişleri farklı iken çıkış Lojik-1,girişleri aynı iken çıkış Lojik-0’dır. Şekil 5.12 Özel- Veya kapısı ile temel karşılaştırma işlemini göstermektedir. Özel-Veya kapısı ile girişlerindeki iki bitlik bilginin eşit olup olmadığı görülür. Ancak bir karşılaştırıcının eşitlik durumu ile birlikte bilginin küçük veya büyük olması durumlarını göstermesi beklenir. Örnek: Bir bitlik A ve B verilerini karşılaştıran bu karşılaştırma sonunda A>B, A=B, A<B durumlarını gösteren devreyi tasarlayınız. Devreye ait doğruluk tablosu aşağıdaki gibi olacaktır; 6.3.KOD ÇÖZÜCÜLER(DECODERS) 6.3.1 İKİ BİTLİK KOD ÇÖZÜCÜ İki bitlik bir kod çözücünün 2 girişi 4 çıkışı vardır. Böyle bir devre için girişlerin durumuna bağlı olarak sadece tek bir çıkış doğru olacaktır. Aşağıda 2x4 Kod çözücünün doğruluk tablosu ,Lojik diyagramı ve sembolü verilmiştir. 6.3.2. ÜÇ BİTLİK KOD ÇÖZÜCÜ Üç bitlik kod çözücüde(decoder) üç girişin kodu çözülerek sekiz çıkış üretir. Her çıkış bu üç giriş değişkenine ait bir minimum terimle tanımlanır. Girişlerin durumuna bağlı olarak sadece tek bir çıkışı doğrudur. 6.3.3. YETKİ GİRİŞLİ KOD ÇÖZÜCÜLER Kod çözücülerin tamamı olmasada büyük bir bölümü bir veya birden çok yetki (enable) girişi içerir. Kod çözücü (decoder) sadece yetkilendiğinde (enable girişine gelen Lojik-1 veya Lojik-0 ) kod çözme işlemini gerçekleştirir. Diğer bütün durumlarda kod çözücü (decoder) çıkışları Lojik-1 veya Lojik-0 olur. Not: Yetkilendirme, çalışılan decoder özelliğine göre Lojik-1 veya Lojik-0 da olabilir. Aşağıda Lojik-0 da yetkilenen 3x8 Decoder’ın doğruluk tablosu verilmiştir. Aşağıda yetki girişli 4x16 Decoder olan 4514 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir.Inhibit (INH) adlı giriş Decoder için yetkilendirme girişidir. Eğer bu giriş Lojik-1’ e çekilmezse kodçözme işlemi gerçekleştirilmez ve bütün çıkışlar Lojik-0 olur.Harici bir giriş olan Strobe (ST) devre içindeki bir Latch’e (Mandal- Veri tutucu) çalışmasına kumanda etmektedir.Eğer bu giriş Lojik-1’e çekilmezse diğer girişlerdeki (D,C,B,A) değisim ne olursa olsun eski durum korunacaktır.

11-03-07, 15:14	#53 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 15592430 Rep Gücü: 156075	Birleşik Devreler (combinational) 6.3.4. BCD DECİMAL KOD ÇÖZÜCÜ BCD kodu 0 – 9 arasındaki Decimal(Onluk) sayıların 4-Bitlik Binary(İkilik) karşılıklarının yazılması ile tanımlanmış bir kodlamadır. Bu durumda tasarlanacak kod çözücünün 4 giriş hattı olması, BCD kodu 0-9 arasındaki Decimal(Onluk) sayılar arasında tanımlı olduğundan 10 çıkış hattının olması gerekmektedir. Geri kalan durumlar don’t care (dikkate alınmaz durumlar) olarak tanımlanacaktır. Aşağıda BCD-Decimal Decoderin Lojik diyagramı ve Blok gösterimi verilmiştir. 4028 BCD-DECİMAL DECODER Aşağıda BCD- Decimal Kod çözücü olan 4028 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir. 6.3.5. BCD SEVEN SEGMENT KOD ÇÖZÜCÜ Yedi ayrı Led’in uygun bağlanması ile 0-9 arasındaki sayıları görüntüleyebiliriz. Bu işlemi yapan devre elemanına yedi parçalı gösterge(seven segment display ) adı verilir. Display led bağlantılarına göre ortak anot veya ortak katot’lu olabilir. Aşağıda Ortak Katotlu Display için BCD- Seven Segment Decoder doğruluk tablosu verilmiştir Aşağıda ortak katotlu display için BCD- Seven Segment Decoder olan 4511 entegresinin doğruluk tablosu ve lojik sembolü verilmiştir. MULTİPLEXERS(DATA SELECTORS-ÇOĞULLAYICILAR) Bazı durumlarda kod çözücülerde olduğu gibi Multiplexler içinde çalışmay ı kontrol eden bir yetkilendirme (enable) girişi bulunabilir. Multiplex (çoğullayıcı) ancak yetkilendirildiğinde çoğullama işlemini gerçekleştirir. Yetkilendirme girişi, iki veya daha fazla sayıda Multiplex’ in birleştirilerek daha çok sayıda girişli bir sayısal çoğullayıcının elde edilmesinde kullanılır.Aşağıda yetki girişli bir Multilex olan 4051 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir. Yetkilendirme girişi Inhibit (INH) olarak adlandırılmıştır. 6.5 DEMULTIPLEXLER(BİLGİ DAĞITICILAR-DATA DISTRIBUTORS) 6.6. ENCODER (KODLAYICILAR) 6.6.1. DECİMAL-BCD ENCODER Decimal – BCD encoder girişindeki decimal bilgiyi kodlayarak BCD kod karşı lığını dört çıkışta gösterir. Aşağıda 10x4 encoder lojik sembolü ve doğruluk tablosu verilmiştir. Aşağıda Decimal-BCD Encoder’ in Lojik diyagramı verilmiştir. 6.6.2 DECİMAL- BCD ÖNCELİKLİ KODLAYICI (PRIORITY ENCODER) Decimal-BCD öncelikli kodlayıcı(Priorty Encoder) girişindeki öncelik sırasına bağlı olarak kodlama yapan devre elemanlarıdır.Yüksek sayılı girişten itibaren öncelik sırası verilmiştir. Aşağıda 74147 Decimal- BCD öncelikli kodlayıcının doğruluk tablosu ve Lojik sembolü verilmiştir. Yukarıdaki doğruluk tablosu yardımıyla kodlayıcının çalışması anlaşılabili nir. Eğer öncelikli girişlerden birisine Lojik-0 gelmişsse diğer girişlerin durumuna bakılmaksızın girişin değillenmiş BCD kod karşılığı gösterilir. Örneğin IN6 girişine gelen Lojik-0 ile daha az öncelikli girişlerin durumları önemsiz olur. Aşağıda Decimal- BCD öncelikli kodlayıcı ile yapılmış basit bir on tuşlu klavye uygulaması verilmiştir. Encoderin bütün girişler pull-up dirençleri ile Lojik-1’e çekilmiştir. Klavyedeki herhangi bir tuşa basılması ile ilgili giriş Lojik-0’a çekilir ve girişteki Decimal değerin terslenmiş BCD kod karşılığı BCD Çıkışlarında verilecektir. Not: Klavyedeki hiçbir tuşa basılmaması veya hiçbir girişe bağlı olmayan 0 nolu tuşa basılması ile girişlerde bir değişiklik olmayacak ve çıkışta 0 rakamının terslenmiş BCD kod karşılığı verilecektir. 6.7 PARITY GENARATORS/ CHECKERS Sayısal sistemlerin birbirleri ile haberleşmesi sırasında iletilen bilginin değişmesi oldukça sıklıkla karşılaşılan bir konudur. Bilgi değişimlerini kontrol edebilmek ve gönderilen bilginin doğruluğunu kontrol etmek amacı ile Parity Kodu (Ha ta Tesbit ) kodları ortaya çıkmıştır. Veriye özel bir bit ekleme yöntemi ile veri tümleştirme sağlanabilir. Fazladan eklenen eşlik biti (parity bit)i verilen kod kelimesindeki hatanın bulunmasını sağlayacaktır. Basit bir eşlik bitinin kodlanması tek yada çift taban üzerine yapılır. Tek eşlik bitinde veri içindeki 1’ lerin sayısı tek, çift eşlik bitinde ise 1’lerin sayısı çifttir. Sayısal devreler için parıty biti üreten devrelere parity genarator adı verilir. Aşağıda 74180 On-Bit parity genarator/ checker entegresinin doğruluk tablosu ve lojik sembolü verilmiştir.

11-03-07, 20:48	#54 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 15592430 Rep Gücü: 156075	(osilatörler) Multivibratörler (OSİLATÖRLER) MULTİVİBRATÖRLER Bu bölümde aşağıdaki konular anlatılacaktır.  Multivibratör(Osilatörler)  Monostable (tek kararlı) Multivibratörler,  Yeniden tetiklenmeyen (Nonretrigerrable) Monostable Multivibratörler,Yeniden tetiklenen (Retrigerrable) Monostable Multivibratörler,  Astable ( serbest çalışan)Multivibratörler,  Entegre zamanlama devreleri GİRİŞ Sayısal devrelerde tetikleme sinyali olarak kullanılan kare,dikdörtgen si nyali üreten devrelere multivibratör (osilatör) adı verilir. Multivibratörler üç grupta incelenirler. I. Tek kararlı (Monostable) multivibratörler, II. Serbest çalışan (Astable) multivibratörler, III. Çift kararlı (Bistable) multivibratörler. 7.1. MONOSTABLE (TEK KARARLI) MULTİVİBRATÖRLER Monostable multivibratörler girişlerine uygulanan işarete bağlı olarak sadece tek bir darbe şeklinde çıkış işareti verirler. Bu devreler one-shot olarak adlandırılırlar. Çıkış işaretinin süresi , dışarıdan bağlanacak olan zamanlama (direnç ve kond ansatör) elemanlarının değerlerine bağlıdır. Şekil 7.1’de bir monosatable multivibratörün giriş (tetikleme) ve çıkış işaret gerilimleri gösterilmiştir. Tetikleme sinyalinin süresi çıkış darbesinden bağımsız olarak büyük veya küçük olabilir.Çıkış darbesinin süresi, giriş darbesinden geniş olabilir. Aşağıda Şekil 7.2 transistörlü monostable multivibratör devresini göstermektedir. Başlangıçta R1 direnci üzerinden beyz polarması alan T1 tranzistörü iletimde,T2 tranzistörü kesimdedir. Bu sırada C kondansatörü şekildeki gibi şarj olacaktır. Tetikleme girişinden pozitif bir tetikleme sinyali verildiği anda T2 tranzistörü iletime geçecek, C kondansatörü R1 ve T2 tranzistörü üzerinden deşarj olacak ve beyz polarması alamayan T1 transiztörü kesime gidecektir. Bu durum kondansatör deşerj olana kadar devam edecektir. Kondansatör deşarj olduğunda T1 tranzistörü tekrar iletime geçecek ve T2 tranzistörü kesime gidecektir.Bir sonraki tetikleme sinyaline kadar bu durum korunacaktır. Çeşitli lojik kapılardan elde edilmiş monostable multivibratörlerde vardır. Şekil 7.3-a VEYA-Değil (NOR) ve DEĞİL(NOT) kapısından oluşmuş bir monostable multivibratör devresini ve 7.3-b ise lojik sembolünü göstermektedir. Şekil 7.3’deki devrenin tetikleme girişine uygulanan tetikleme sinyalinin yüksek lojik seviyesi (lojik-1) G1 kapısının çıkışını alçak seviyeye (lojik-0), G2 kapısının çıkışını yüksek seviyeye (lojik-1) çekecektir. Bu durumda C kondansatörü R direnci üzerinden şarj olmaya başlayacak ve G2 girişindeki gerilim artacaktır. C kondansatörü şarj olunca G2 girişindeki gerilim yüksek seviyeye (lojik-1) çekilecek ve G2 kapı çıkışı alçak seviyeye (lojik-0) çekilecektir. G1 kapısının her iki girişide alçak seviyeye (lojik- 0) çekildiğinden çıkış yüksek (lojik-1) olacaktır. Çıkışta oluşan darbenin süresi R-C elemanı tarafından belirlenmektedir. 7.1.1. Monostable Multivibrator Entegre Devreleri Monostable multivibratörler entegre devreleri yeniden tetiklenebilen (retriggerable) ve yeniden tetiklenmeyen (nontriggerable) olmak üzere iki temel türdedir. Bu iki temel türdeki ayrım ilk tetikleme ile başlayan çıkış dalga süresince gelen b ir sonraki tetikleme sinyaline verilen cevapla ilgilidir. Şekil 7.4 yeniden tetiklenmeyen (nontriggerable) türdeki devrelere ait çıkış dalga şekillerini göstermektedir. Şekil 7.4. a gelen ilk tetikleme sinyali ile yeniden tetiklenmeyen (nonretriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. Şekil 7.4. b ise ilk tetikleme sinyali ile oluşan çıkış devam ederken gelen ikinci bir tetikleme sinyalinin yeni bir tetikleme sinyali olarak kabul edilmediğini göstermektedir. Bu durumda yeni bir tetikleme gerçekleşmez ve çıkış işareti tw süresince devam edecektir. Şekil 7.5 yeniden tetiklenen (retriggerable) monostable multivibratörlerde tetikle me sonrası çıkış dalga şekillerini göstermektedir. Şekil 7.5 a gelen ilk tetikleme sinyali ile yeniden tetiklenen (retriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. Şekil 7.5.b ise ilk tetikleme sonrası çıkış işareti devam ederken gelen ikinci bir tetikleme sonrası çıkış işaretinin tw süresince devam etmesini göstermektedir. 74121 Yeniden Tetiklenmeyen (Nonretriggerable) Monostable Multivibratör Yeniden tetiklenmeyen (nontriggerable) monostable multivibrator entegrelerine Şekil 7.7’de gösterilen 74121 verilebilir. A1,A2 ve B ile gösterilen girişler tetikleme girişleridir. Harici olarak zamanlama elemanlarının bağlanabilmesi için REXT ve CEXT adlı iki girişe sahiptir. RINT ile gösterilen giriş dahili zamanlama direnç girişidir. Çıkış sinyalinin değeri harici zamanlama elemanları tarafından belirlenir . Harici R-C zamanlama elemanlarının kullanılmaması halinde(Şekil 7.7. a) çıkış sinyalinin süresi 30ns olacaktır. Harici zamanlama elemanları yardımı ile bu aralık 40ns ile 28s olabilir. Harici olarak bağlanabilen zamanlama elemanları; REXT 1,4 ile 40KΩ, CEXT, 0 ile 1000µF aralığında seçilmelidir. Şekil 7.7 (b) dahili direnç ( 2.2KΩ ) ve harici kondansatörün bağlantısını göstermektedir. Şekil 7.7 © ise harici R ve C elemanlarının bağlantısını göstermektedir. Dalga genliği; tw= 0,7.R.CEXT olarak hesaplanabilir. Eğer harici direnç REXT bağlanmamışsa R=2KΩ alınacaktır. 74122 Yeniden Tetiklenebilir (Retriggerable) Monostable Multivibrator Çıkış dalga genliği harici olarak bağlanan direnç (REXT) ve kondansatör (CEXT) ile ayarlanabilir. Çıkış dalga genliği; olarak bulunabilir. Burada K kullanılan monostable multivabrator için üretici veri sayfalarında verilen sabittir. 74122 için K sabiti 0,32’dir. 7.2. SERBEST ÇALIŞAN (ASTABLE) MULTİVİBRATÖRLER Bir diğer tür multivibrator devresi astable (serbest çalışan) multivibra tor adını alır. Çalışma gerilimi uygulandığı andan itibaren zamanlama elemanlarının belir lediği sürelerde durum değiştiren devrelerdir. Astable multivibrator zamanlama devrelerinde tetikleme sinyali amaçlı bir kare dalga osilatör olarak kullanılırlar. Şekil 7.10 transistorlü astable multivibrator devresini göstermektedir. Devrede birbirine simetrik bağlı iki npn transistör vardır. Devredeki elemanlar T1=T2, C1=C2, Rc1=Rc2 ve R1=R2 seçilse bile , güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır. Devrenin çalışmasını açıklamak için güç verildiği anda T1 transistörünün kesim ve T2 transistörünün iletimde olmasını (Şekil 7.11 a) kabul edelim. Bu anda C1 kondansatörü deşarj ve C2 kondansatörü sarj olmuş durumdadır. Bundan sonra C1 kondansatörü RC1 direnci üzerinden şarja, C2 kondansatörü R2 direnci üzerinden deşarja başlayacaktır. Bir süre sonra C2 kondansatörü T1 transistörünü iletime sokacak şekilde deşarj , C1 kondansatörü T2 transistörünü kesime götürecek şekilde şarj olacaktır. Şekil 7.11 b bu durumda kondansatörlerin polaritelerini göstermektedir. Şekil 7.12 a ‘da görüldüğü gibi T1 transistörü doyuma, T2 transistörü kesime gidecektir. Bu andan sonra C1 kondansatörü R1 direnci üzerinden deşarja ve C2 kondansatörü RC2 direnci üzerinden şarja başlayacaktır. Bir süre sonra C1 kondansatörü T2 transistörünü doyuma götürecek şekilde deşarj , C2 kondansatörü T1 transistörünü iletime sokacak şekilde şarj olacaktır. Şekil 7.12 b bu durumda kondansatörlerin polaritelerini göstermektedir. Transistorlerin iletimde olma süreleri kondansatörlerin deşarj sürelerine bağlıdır. Yani T1 transistörü R2-C2 , T2 transistörü R1-C1 zamanlama elemanlarının belirlediği sürelerde kesimde ve doyumda olacaktır. Astable multivibratorün osilasyon peryodu; T=0,7.(R1.C1+R2.C2) süresi ile belirlenir. Lojik kapılar ile gerçekleştirilmiş basit bir astable multivibrator devr esi Şekil 7.13 a’da gösterilmiştir. Devre tek bir schmitt trigger inverter ve RC devresinden oluşmuştur. şeklinde olacaktır.

11-03-07, 20:51	#55 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 15592430 Rep Gücü: 156075	(osilatörler) Multivibratörler 7.3. ÇİFT KARARLI (BİSTABLE) MULTİVİBRATÖRLER Dışarıdan bir tetikleme sinyali gelmediği müddetçe durumlarını koruyan devrelere çift kararlı (bistable) multivibrator adı verilir. Dışarıdan uygulanan her tetikleme sinyalinde devre konum değiştirecektir. Devrenin durumunu değiştirecek olan tetikleme girişi o an doyumda olan trnsistörün beyzine bağlı olan giriştir. Devrenin anahtarlama zamanlarını azaltmak, devrenin çalışma frekansının arttırılması için R1 ve R2 dirençlerine 100pF ‘lık kondansatörler bağlanmalıdır.Çift kararlı multivibratör devreleri “ Flip-Flop ” olarak adlandırılır. Ve sayıcı devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarında sıklıkla kullanılırlar. 7.4. ENTEGRE ZAMANLAMA DEVRELERİ Osilatör (multivibrator) devrelerinin yapımında hazır entegre zamanlama devrelerinden faydalanılır. En çok kullanılan zamanlama entegresi NE555 devresidir. Maliyeti ucuz olup çok farklı uygulama alanı vardır. Şekil 7.17 555 entegresini göstermektedir. Besleme gerilimi +5V ile +18V arasında herhangi bir gerilim olabilir. İç devrenin sürülebilmesi için besleme geriliminin her voltuna karşılık 0,7mA akım gerekir. Yani besleme gerilimi 10V ise kaynaktan 7mA akım çekilir. Maximum güç kaybı 600mW ‘tır.  555’in çıkış ucu 3 nolu uç olup çıkışın “1” veya “0” olduğu her iki durum için 10Ω ‘luk dirençler üzerinden toprağa veya kaynağa bağlanır (Şekil 7.18). Kaynaktan çekilebilecek maximum akım 200mA olup, “0” seviyesi için bu akım en çok 10mA olabilir.  5 nolu kontrol girişi ile toprak arasına 0,01µF kondansatör bağlanır. Böylece çeşitli gürültü ve besleme kaynağındaki titreşimlerin etkisi azaltılır. Bu uç aynı zamanda tetikleme ve eşik gerilim seviyelerini değiştirmek için kullanılır. 7.4.1. Monostable (Tek kararlı) Çalışma Bazı uygulamalarda belirli süreli tek bir kare dalga gereklidir. 555 zamanlama entegresini monostable multivibrator olarak çalıştırarak kontrollü tek dalga veya senkronize peryodik işaretler elde etmek mümkündür. Bu çalışmaya ait bağlantı Şekil 7.20’de gösterilmiştir 7.4.1. Astable (Tek kararlı) Çalışma Bir 555 zamanlayıcı entegresi ile astable (kararsız) multivibrator elde etmek için gerekli bağlantı Şekil 7.22’de gösterilmiştir.

Konu Araçları
Çıktı Görüntüsünü Göster Sayfayı E-posta İle Yolla