Elektronik İle İlgili Bilgi Ve Dökümanlar - Page 10

bülent1954 · 27-02-07, 17:59

3.2 ENTEGRE DEVRE MANTIK AİLELERİ

Bir önceki bölümde sayısal devrelerin tasarımında kullanılan temel lojik kapıları inceledik. Lojik kapılar sayısal sistemlerin temel elemanlarıdır. Bir çok lojik kapının oluşturduğu bir sayısal devre bir silisyum yonga üzerine entegre devre (integrated circuit –IC) olarak yapılır.

Tek bir yonga içersine yerleştirilen kapı sayısına göre entegre devreler entegresyon ölçeğini göstermesi açısında dört ayrı grupta incelenebilirler.

I. SSI (Küçük Ölçekli Entegrasyon - Small Scale Integration)

En fazla 20 lojik kapı içeren entegre devrelerdir.

II. MSI(Orta Ölçekli Entegrasyon - Medium Scale Integration)

1000 bellek bitinden daha az ve20 ila 100 kapı içeren entegre devrelerdir. Örneğin sayıcılar, kaydırmalı kaydediciler, kod çözücüler v.b.

III. LSI (Büyük Ölçekli Entegrasyon – Large Scale Integration)

1000’den 16000’e kadar bellek biti, 100 ila 5000 lojik kapı içeren entegre devreleridir. Örneğin 8-bitlik mikroişlemci, bellek yongaları v.b.

IV. VLSI (Çok Büyük Ölçekli Entegrasyon – Very Large Scale Integration)

5000 lojik kapıdan daha fazla kapı içeren entegre devreleridir. Örneğin 16- bitlik mikroişlemci , yüksek yoğunluklu bellek yongaları v.b.

Bu bölümde ise sayısal devre tasarımlarında en fazla kullanılan iki farklı tip TTL ve CMOS mantık aileleri devreleri incelenecektir.

Terim olarak TTL transistor-transistor logic ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında bipolar transistorler kullanılmıştır. TTL mantık ailesi hız ve güç parametreleri açısından yedi alt gruba ayrılırlar:

I. Standart TTL

II. Yüksek – Güçlü TTL

III. Düşük-Güçlü TTL

IV. Schottky TTL

V. Düşük-Güçlü Schottky TTL

VI. Gelişmiş Düşük-Güçlü Schottky TTL

VII. Gelişmiş Schottky TTL

TTL mantık ailesi 54 veya 74 numaralı önekine sahiptirler. 54 serisi askeri amaçlıdır.Çalışma sıcaklığı aralığı -55°C ile +125°C arasında iken, 74 serisi entegreler için bu aralık 0°C ila +70°C arasındadır.

Bu mantık ailesindeki entegreler genellikle AA74YYXXX şeklinde tanımlanırlar. AA
harfleri entegreyi üreten firmayı gösteren harf veya harflerdir. Texas Insturuments ön
ek olarak ‘SN’, National Semiconductor ‘DM’, Signetics ‘S’ kısaltmalarını kullanmaktadırlar. YY harfleri entegrenin hangi TTL alt grubuna ait olduğunu gösterir. XXX entegrenin fonksiyonunu gösteren iki veya üç basamaklı bir sayıdır.

3.2.2 CMOS ( TAMAMLAYICI MOS LOJİK)

CMOS terim olarak tamamlayıcı MOS Lojik (Complementary Metal Oxide Semiconductor) ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında alan etkili transistörler kullanılmıştır. Logic fonksiyonlar aynı kalmakla beraber TTL ve CMOS yapım teknolojilerinde kullanılan araçlar farklıdır. Devre teknolojileri lojik fonksiyonlarda değil sadece performans karakteristiklerinde değişiklik gösterir. CMOS ailesi temel olarak metal kapılı CMOS ve silikon kapılı CMOS olmak üzere iki ayrı işlem teknolojisi katagorisine ayrılır. Eski metal kapılı teknoloji 4000 serisinden oluşurken, yeni silikon kapılı teknolojiler ise 74C, 74HC
,74HCT serisinden oluşur. CMOS ailesine ait bütün 74 serisi, TTL’ ler ile bacak ve fonksiyon uyumludur. Yani TTL ve CMOS entegreler aynı sayıda ve benzer giriş, çıkış, besleme gerilimine (Vcc) sahiptir. Ayrıca 74HCT serisi TTL ile voltaj seviyesi uyumludur. 74HCT serisinin 74C ve 74HC serileri ile bağlanması için özel bir gereksinim yoktur. TTL ile CMOS ailesi arasındaki farklılıklar performans karakteristiklerinde yatar.

3.2.3 PERFORMANS KARAKTERİSTİKLERİ

Yayılım Gecikmesi (Propagasyon Delay) lojik devrelerde karşılaşılan en önemli karakteristiklerden biridir. Lojik devrenin veya kapının hız limitleri bu karakteristik ile belirlenir. Lojik devrelerde kullanılan yüksek hızlı veya düşük hızlı terimleri yayılım gecikmesi referans alınarak belirlenir. Eğer bir lojik devrenin veya kapının yaylım gecikmesi ne kadar kısa ise devrenin veya kapının hızı o kadar yüksektir.
Yaylım gecikmesi sayısal devrenin veya kapının girişlerindeki değişime bağlı olarak çıkışta meydan gelen değişim arasındaki zaman farkıdır. Mantık kapılarında iki yaylım gecikmesi süresi tanımlanır.

tPHL : Çıkış sinyalinin Lojik-1’den Lojik-0’a geçme süresi. Bu süre giriş sinyali
üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans
noktası arasındaki fark olarak belirlenir.

tPLH : Çıkış sinyalinin Lojik-0’dan Lojik-1’e geçme süresi. Bu süre giriş sinyali üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir.

Şekil -3.18 bir DEĞİL kapısında yayılım gecikme sürelerinin göstermektedir

Güç Harcaması (Power Dissipation) : Bir lojik kapıda harcanan güç miktarıdır.
Harcanan güç dc besleme gerilimi ile çekilen akımın çarpımı ile elde edilir ve ‘mW’ cinsinden ifade edilir. Bir lojik kapı tarafından çekilen akım çıkışın durumuna göre değişeceğinden harcana güç, çıkışın Lojik-1 ve Lojik-0 olduğu iki durum için hesaplanan güçlerin ortalaması alınarak bulunabilir.

Çıkış Kapasitesi (Fan Out) : Bir lojik kapının aynı entegre ailesinden sürebileceği maximum yük sayısına çıkış kapasitesi (Fan Out) adı verilir.

Örneğin bir standart TTL kapısının çıkış kapasitesi 10 ise bu kapının sürebileceği maximum yük sayısı standart TTL ailesinden 10 adet kapı girişidir. Bundan fazla kapı girişi bağlanması durumunda girişin sürülmesi için yeterli akım sağlanamayacaktır.

Hız-Güç Üretimi (Speed Power Product) : Sayısal devrelerin performansını ölçmek üzere üreticiler tarafından özel olarak eklenen bir karakteristiktir. Yayılım gecikmesinin ve özel ferkanslardaki güç harcamasının çarpımından elde edilir. Hız- Güç Üretimi(SPP) Joule ile tanımlanır, J sembolü ile gösterilir. Örneğin TTL ailesine
ait 74LS serisi için 100kHz frekansındaki Hız-Güç üretimi aşağıdaki gibi hesaplanır;

SPP=(10ns).(2mW) =20pJ

Not: CMOS ailesinde yayılım gecikmesi (propagasyon delay) besleme gerilimine
(Vcc) bağlıdır. Güç harcaması(power dissipation) ve çıkış kapasitesi (fan out) ise frekansın bir fonksiyonudur.

bülent1954 · 04-03-07, 17:34

BOOLEAN MATEMATİĞİ

İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından gerçekleştirildi. BOOLEAN matematiği sayısal devrelerin çıkış ifadelerinin giriş değişkenle ri cinsinden ifade edilmesi ve elde edilen ifadenin en basit haline ulaşması için kullanılır. Bu bölümde aşağıdaki konular anlatılacaktır.

 DEĞİL,VE,VEYA,VEDEĞİL ve VEYADEĞİL kapılarının, BOOLEAN Matematiği ifadeleri

 BOOLEAN matematiğinde temel kuralların ve kanunların uygulanması

 BOOLEAN ifadelerinde DeMorgan teoreminin uygulanması

 BOOLEAN ifadelerinden sayısal devrenin çizilmesi,bir sayısal devreden Boolean ifadesinin elde edilmesi

 BOOLEAN ifadelerinin kanunlar ve kurallar yardımı ile sadeleştirilmesi

 BOOLEAN ifadelerinin doğruluk tablolarından elde edilmesi ve BOOLEAN açılmları ve standart ifadeler..

 BOOLEAN açılımların birbirlerine dönüşümü.

 Sayısal işlemler

4.1. BOOLEAN İŞLEMLERİ

Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. Bu bölümde temel Boolean işlemleri ve bunların sayısal devrelerde nasıl kullanıldığı anlatılacaktır.

4.1.1 BOOLEAN MATEMATİĞİ SEMBOLLERİ

Boolean matematiğinde kullanılan değişkenler veya fonksiyonlar büyük harfler kullanılarak gösterilmiştir. Sayısal olarak bir değişken veya fonksiyon iki değer alabilir. Bu değerler 1 veya 0 olacaktır. Değişkenlerin veya fonksiyonların aldığı bu değerler sayısal devrelerde eğer “1” ise YÜKSEK gerilim seviyesi , “0” ise ALÇAK gerilim seviyesini gösterecektir.

A ve B girişlere uygulanan iki değişkeni gösterirse VE fonksiyonu Boolen ifadesi olarak ‘A.B’ şeklinde yazılırken, VEYA fonksiyonu için ‘A+B’ şeklinde yazılacaktır.

4.1.2 BOOLEAN TOPLAMA VE ÇARPMA

Boolean toplamaya ilişkin temel kurallar aşağıda verilmiştir.

4.2. BOOLEAN KANUNLARI

Boolen matematiğinin üç temel kanunu: Yer değiştirme kanunu( Commutative Laws), Birleşme kanunu (Associative Laws) ve Dağılma Kanunu (Distributive Laws) adını alırlar.

YER DEĞİŞTİRME KANUNU( COMMUTATİVE LAWS)

İki giriş değişkeni için Boolean toplamaya ait yer değiştirme kanunu aşağıdaki gibi yazılır

BİRLEŞME KANUNU (ASSOCİATİVE LAWS)

Boolean toplama işlemine ilişkin birleşme kanunu A,B,C giriş değişkenlerini göstermek üzere aşağıdaki gibi yazılır.

DAĞILMA KANUNU (DISTRIBUTIVE LAW)

A,B,C giriş değişkenlerini göstermek üzere dağılma kanunu aşağıdaki gibi yazılır.

4.3 BOOLEAN MATEMATİĞİ KURALLARI

Kural 1- VEYA özdeşlikleri

a) Bir VEYA kapısının girişlerinden biri “0” ise çıkış ifadesi A’ nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur.

b) Bir VEYA kapısının girişlerinden biri “1” ise , A’ nın durumu ne olursa olsun çıkış daima “1” olur.

c) Bir VEYA kapısının girişlerine değişkenin değili ile kendisi uygulanırsa çıkış
A’nın durumu ne olursa olsun daima “1” olur.

d) Bir VEYA kapısının her iki girişine aynı değişken uygulanırsa çıkış A’nın durumuna bağlıdır.
Eğer A=0 ise çıkış “0”, =1 ise çıkış “1” olur.

Kural 2- VE özdeşlikleri

a) Bir VE kapısının girişlerinden biri “0” ise, A’ nın durumu ne olursa olsun çıkış
daima “0”olur.

b) Bir VE kapısının girişlerinden biri “1” ise çıkış ifadesi A’ nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur.

c) Bir VE kapısının girişlerine değişkenin değili(tümleyeni) ile kendisi uygulanırsa çıkış A’nın durumu ne olursa olsun daima “0” olur.

d) Bir VE kapısının her iki girişine aynı değişken uygulanırsa çıkış A’nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur.

Kural 3- Çift tersleme kuralı

Bir Lojik ifadenin veya değişkenin iki defa değili alınırsa (terslenirse) lojik ifadenin veya değişkenin aslı elde edilir

Kural 4- Yutma kuralı

Bu kuralı dağılma kanunu ve VEYA, VE özdeşlikleri yardımı ile açıklayalım. Eğer ifadeyi A ortak parantezine alırsak aşağıdaki dönüşüm sağlanmış olur.

Kural 5

Kural 6

Tablo 4.4’de girişlerin durumuna bağlı olarak
( A + B) . ( A + C ) ile A + B.C
ifadelerinin durumları yazılmıştır. Bu iki ifadenin eşitliği tablodan görülebilir.

bülent1954 · 04-03-07, 17:41

4.4 DEMORGAN TEOREMLERİ

4.5 SAYISAL DEVRE TASARIMI

Boolean ifadesinden mantık kapıları arasında uygun bağlantılar yapılması ile sayısal devrenin elde edilmesi işlemine sayısal devre tasarımı adı verilir. Bu bölümde verilen bir Boolean ifadesinden sayısal devrenin çizimi ve sayısal devrelerden Boolean ifadesinin elde edilmesi anlatılacaktır.

4.5.1 BOOLEAN İFADESİNDEN SAYISAL DEVRELERİN ÇİZİLMESİ

Bu kısımda verilen bir Boolean ifadesinden sayısal devrelerin çizilmesi anlatılacaktır. Devre tasarlanırken ilk önce Boolean ifadesinde kaç tane giriş değişken in olduğu, daha sonra bu değişkenlerin hangi Boolean işlemine uygulandığı bulunmalıdır. Çizim sırasında Boolean matematiği işlem sırası takip edilmelidir. İşlem sırası parantez ,DEĞİL,VE, VEYA şeklindedir.

4.5.2 SAYISAL DEVREDEN BOOLEAN İFADESİNİN ELDE EDİLMESİ

Çizilmiş bir sayısal devreden Boolean ifadesinin elde edilebilmesi için ilk önce kapı girişlerine uygulanan değişkenler belirlenir. Her kapı çıkışına ait Boolean ifadesi yazılır. Bu işlem devredeki en son kapıya kadar sürdürülür.

4.6 BOOLEAN İFADELERİNİN SADELEŞTİRİLMESİ

Çoğu zaman sayısal bir devre için elde edilen Boolean ifadesi uzun ve karmaşık olabilir. Devreyi bu haliyle tasarlamak işlemin maliyetinin artmasını ve hata yapma olasılığını beraberinde getirmektedir. Boolean teorem, kural ve kanunular yardımı ile ifadeler sadeleştirilerek daha az sayıda mantık kapısı ile sayısal devreler tasarlanabilir.

4.7. BOOLEAN İFADELERİNİN ELDE EDİLMESİ

Bir doğruluk tablosu tasarımcı tarafından sayısal devrenin çalışmasına yönelik oluşturulmuş ve giriş değişkenlerinin durumuna bağlı olarak çıkışın ne olması gerektiği anlatan tablodur. Tasarım aşamasında en önemli işlemlerden biri olan doğruluk tablosunu oluşturduktan sonra ifadenin mantık kapıları ve bu k apıların birbirleriyle olan bağlantılarının elde edilebilmesi için tablodan Boolea n ifadesinin elde edilmesi gerekmektedir. Önceki kısımlarda bu ifadelerin sadeleştirilmesi ve devrelerin çizilmesi anlatıldı. Bu bölümde Boolean ifadelerinin doğruluk tablosundan elde edilmesi konusu anlatılacaktır.

4.7.1. BOOLEAN AÇILIMLARI VE STANDART FORMLAR

Boolean ifadeleri fonksiyonun doğruluk tablosundan elde edilen iki temel açılımdır. Bu ifadeler eğer bir sadeleştirme işlemi uygulanmazsa az sayıda değişken içermesi ender olarak karşılaşılan bir durumdur. Boolean ifadelerinin yazıldığı iki temel açılım minterimlerin toplamı ve maxterimlerin çarpımı olarak gösterilebilirler.

4.7.1.1 MİNTERİM VE MAXİTERİM

Üç değişkenin alabileceği sekiz (23) durum olduğundan 0’dan 7’ye kadar olan onluk sayıların ikilik karşılıkları, yazılabilecek durumları vermektedir. Her bir değişken ikilik sayıda eğer “0” ise değili “1” ise değişkenin kendisi yazılarak bulunur. Minimum terim Boolean ifadesini “1” yapan terimdir.Her bir minimum terim mj şeklinde gösterilir. Burada j indisi ilgili ikilik sayının onluk karşılığıdır.

Benzer biçimde n kadar değişken için değişkenin kendisi ve değili olmak üzere
VEYA işlemini ile birleştirilmiş 2n kadar durum yazılabilir. VEYA işlemi ile birleştirilmiş bu durumlar ise maksimum terimler veya standart toplama adını alırlar.
Üç değişkene ait maksimum terimler Tablo 4.6’da verilmiştir. Her maxterim üç değişkenin VEYA işlemi ile birleştirilmiş halinden elde edilir ve burada ikilik sayıda değişken 0 ise değişkenin kendisi, 1 ise değişkenin değili yazılarak bulunabilir.

4.7.1.2. MİNİTERİMLERİN TOPLAMI

Bir önceki konuda n sayıda değişkene ait 2n sayıda minimum terim yazılabileceğini
ve bu minimum terimlerin fonksiyonu ‘1’ yapan terimler olduğu anlatılmıştı. Boolean fonksiyonunu minterimlerin toplamı (çarpımların toplamı) cinsinden ifade edebilmek için fonksiyonun ‘1’ olduğu her durum için minimum terimler bulunur. Bulunan bu minimum terimler VEYA’lanarak fonksiyon minterimlerin toplamı(çarpımların toplamı) cinsinden yazılabilir.

bülent1954 · 04-03-07, 17:52

4.7.1.3. MAXİTERİMLERİN ÇARPIMI

Şeklinde fonksiyon verilebilir. ∏ sembolü parantez içindeki maxiterimlere VE işleminin uygulanacağını gösterirken, çıkış ifadesini (Q) takip eden parantez değişkenleri (A,B,C) göstermektedir.

Boolean fonksiyonların maxterimlerin çarpımı (toplamların çarpımı) olarak ifade edebilmek için fonksiyonu VEYA terimleri haline getirmek gerekir. Bu işlem:

(A+B).(A+C) = A+B.C

dağılma kanunu kullanılarak gerçekleştirilir.Daha sonra her bir VEYA teriminde eksik değişken varsa , A eksik değişkeni göstermek üzere terim,

4.7.1.4 BOOLEAN AÇILIMLARININ BİRBİRLERİNE DÖNÜŞTÜRÜLMESİ

İki temel Boolean açılımda kullanılan minterim ve maxterimler ifade ediliş bakımından birbirlerinin tümleyeni olduğu görülebilir. Bunun nedeni fonksiyonu ‘1’ yapan terimlere ait minimum terimler bulunurken, fonksiyonu ‘0’ yapan minimum terimlerin tümleyeninin fonksiyonu ‘1’ yapmasıdır. Örneğin :

Boolean açılımlarının birbirleri arasındaki dönüşümde;

I - Dönüşüm işlemine göre

a) Eğer minterimden maxterime dönüşüm isteniyorsa ∑ sembolü ile ∏ sembolü ile değiştirilir.

b) Eğer maxterimden minterime dönüşüm isteniyorsa ∏ sembolü ile ∑ sembolü ile değiştirilir.

II - Fonksiyonda sayılar seklinde verilen terimlerin yerlerine fonksiyonda bulunmayan sayıları yazılır.

adımları takip edilebilir.

Örnek :

Aşağıda minterimler cinsinden verilen fonksiyonu maxterimler cinsinden yazınız.

Q(x,y,z,w)=∏(0,2,3,7,9,11,12,13,15)

Çözüm:

Dönüşüm işlemi maxterimden minterime olduğuna göre ∏sembolü ∑ sembolü ile yer değişecektir. Fonksiyonda olmayan sayılar yazılarak dönüşüm işlemi tamamlanmış olur.

Q(x,y,z,w)= ∑ (1,4,5,6,8,10,14)

4.7.1.5. STANDART İFADELER

Boolean fonksiyonların elde etmenin bir diğer yolu standart formlardır. Bu formda fonksiyonu oluşturan terimler değişkenlerin tamamı içermetebilir. İki temel tip standart form vardır, çarpımların toplamı (Sum of Product-SOP) ve toplamların çarpımı (Product of Sum-POS).

Çarpımların toplamı formu, bir veya daha fazla değişkenden oluşan çarpım terimleri olarak adlandırılan VE terimlerinden oluşmuş Boolean ifadesi gösterimidir.Toplam, elde edilen VE terimlerinin VEYA ’landığını göstermektedir.Bu forma bir örnek aşağıda gösterilmiştir.

4.7.2 DİĞER SAYISAL İŞLEMLER

n kadar değişkene sahip bir Boolean fonksiyonu için 2n olası durum yazılabildiği için,2n
n kadar değişken için yazılabilecek fonksiyon sayısı
n=2 olduğundan yazılabilecek fonksiyon sayısı 16’dır.
2 kadardır. İki değişken için X ve y gibi iki değişkene ait yazılabilecek 16 fonksiyona ait doğruluk tabloları Tablo 4.7’de verilmiştir.Tabloda F0’dan F15’e kadar olan 16 sütündan her birisi x ve y değişkenlerinden oluşan fonksiyonlardan birinin doğruluk tablosunu gösterm ektedir. Fonksiyonlar F’in alabileceği 16 durumdan elde edilmiştir. Fonksiyonların bazılarında işlemci sembolü vardır. Örmeğin F1, Ve işlemine ilişkin doğruluk tablosunu vermektedir ve işlem sembolü “.” olarak verilmiştir.

Tablo 4.8 doğruluk tablosu verilen 16 fonksiyona ait Boolean ifadelerini göstermektedir. Boolean ifadeleri en az sayıda değişken içerecek biçimde sadeleştirilmiştir. Tabloda görülen fonksiyonların bir bölümü (VE,VEYA,DEĞİL vb.) Boolean işlemcileri ile ifade edilebilmelerine rağmen diğer fonksiyonları n ( Özel VEYA, x değil ve y vb.) ifade edilebilmeleri için özel işlem sembolü kullanılmıştır. Özel-Veya işlemi dışındaki işlem sembolleri tasarımcılar tarafından pek kullanılmaz.

Tablo 4.8’da verilen 16 fonksiyon üç ana gurupta incelenebilir:

I. İki fonksiyon ‘0’ veya ‘1’ gibi bir sabit üretir.

II. Dört fonksiyon tümleyen ve transfer işlemini verir.

III. On fonksiyon VE,VEYA,VEDEĞİL,VEYADEĞİL,Özel-VEYA, Özel-VEYA DEĞİL, engelleme ve içerme olmak üzere sekiz işlemi gösterir.

İkilik bir fonksiyon sadece ‘1’ veya ‘0’ değerlerini alabilir. Tümleyen fonksiyonu ikilik değişkenlerden (x ,y) her birisinin tümleyenini(x’,y’) verir. Girişin değişkenlerinden birine eşit olan fonksiyona transfer fonksiyonu denir. Engeleme ve içerme işlemleri sayısal tasarımcılar tarafından kullanılsada bilgisayar mantığında nadiren kullanılr. VE,VEYA,VE değil,VEYA değil,Özel-VEYA ve Özel-VEYA değil işlemleri sayısal sistemlerin tasarımında yaygın olarak kullanılmaktadır.

bülent1954 · 10-03-07, 15:23

KARNOUGH HARİTALARI

Boolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. Ancak yapılan bu sadeleştirme işleminde birbirini izleyen her adım için farklı bir işlem yapma gerekliliği indirgemenin tam olarak yapılamamasına ve indirgemede hata yapma olasılığını arttırma ktadır. Karnough haritalama yöntemi Boolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sağlar.

Harita karelerden oluşan bir şemadır. Her bir kare bir minterimi gösterir. Bir Boolean fonksiyonunu doğruluk tablosundan minterimlerin VEYA ’lanması (çarpımların toplamı) olarak ifade edildiği için haritada fonksiyonun minimum terimleri içerdiği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bileşkeler alarak en sade ifadeyi elde edebilir.Karnough haritalama yöntemi en fazla altı değişkenli ifadelerin sadeleştirilmesinde kullanılmaktadır. Daha fazla değişken içeren fonksiyonların indirgenmesi için “Tablo” yöntemi kullanılmaktadır.

5.1. İKİ , ÜÇ VE DÖRT DEĞİŞKENLİ DİYAGRAMLAR

İki giriş değişkeni için dört minterim yazılabilir, dolayısı ile harita da her minterime karşılık gelen bir kare olmak üzere dört kare vardır. Şekil 5.1 iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir.

Şekil 5.1 İki değişkenli Karnough haritası Kareler ve karşılık gelen değişkenler (b)’de
gösterilmiştir. Her satır ve sütündaki “1” ve “0” lar değişkenlerin alabileceği durumları göstermektedir. Her bir satır ve sütünün bileşiminden elde edilen ikilik ifade değişkenlerin bulundukları kareye ait durumunu göstermektedir.

olacaktır. Bitişik iki kare VEYA’lanırsa ifade tek terime indirgenir. İlerleyen bölümlerde bitişik kareler komşu olarak adlandırılacaktır.

Minterimlerin yazılım sırasına dikkat edilirse, bitişik her bir satır veya sütün ‘da değişkenin alabileceği değer “1” den “0” a yada “0” dan “1” geçer. Bu ise iki bitişik karenin birbiri ile komşu olmasını sağlar.

Karelerin hangi minterime karşılık geldiğini değişkenlerin satır ve sütu na ait ikilik ifadesinin onluk karşılığı yazılarak bulunabilir.

Karnough haritalarında her bir karenin Boolean ifadesi ve minimum terim cinsinden
anlamı bulunduktan sonra doğruluk tablosundan veya bir lojik ifadeden bilgilerin haritaya aktarılması gerekmektedir. Doğruluk tablosunda çıkış ifadesi tercih edilen indirgeme şekline göre “1” veya “0” olduğu durumlar Karnough haritasında uygun karelere yazılır.

5.2 KARNOUGH HARİTALARINA YERLEŞİM

Verilen bir Lojik ifadeden veya doğruluk tablosundan bilginin haritaya aktarımı için:

a) Lojik ifade veya doğruluk tablosundaki giriş değişken sayısı bulunmalıdır.

b) Karnough haritası giriş değişken sayısına uygun olacak şekilde hazırlanır.

c) Eşitlik Karnough haritasına aktarılır.

I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi oluşturan minterimler bulunur. Minterimlere ait karelere ‘1’ diğer karelere ‘0’ yazılır.

II. Doğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkış
ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır.

5.3 KARNOUGH HARİTALARI YARDIMI İLE LOJİK İFADELERİN

SADELEŞTİRİLMESİ

Karnough haritaları yardımı ile yapılan sadeleştirme işlemi indirgenmiş ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere i ki ayrı şekilde olabilir. Aksi belirtilmedikç yapılan indirgeler çarpımların toplamı formunda kabul edilecektir.

5.3.1 ÇARPIMLARIN TOPLAMI İLE SADELEŞTİRME

Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken

I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır.

II. Karnough haritasında “1” olan kareler uygun bileşkelere alınır.

a) Bileşke oluştururken içinde “1” olan karelerin sayısı 2n kadar olmalıdır.
b) Bir kare birden fazla bileşke içinde bulunabilir.

c) Karelerin bileşke oluşturabilmeleri için birbirlerine komşu olmaları
gerekmektedir.

d) Karşılıklı köşe ve kenarlardaki kareler birbirlerine komşu kare sayılırlar.

III - Bileşke sonuçları VEYA’lanır ve indirgenmiş eşitlik elde edilir.

a) Bileşke içinde durum değiştiren degiştiren değişkenler varsa ( 1’den 0’a veya 0’dan 1’e) bu değişkenler dikkate alınmaz.

b) Bileşke içindeki karelerinde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır. Eğer durum değiştirmeye değişkenler Lojik-0 ise değişkenlerin değili, Lojik-1 ise değişkenlerin kendisi yazılır.

5.3.2.Toplamların Çarpımı ile Sadeleştirme

Lojik ifadeleri Karnough haritaları yardımı çarpımların toplamı formunda sadeleştirme yapmak için aşağıdaki işlem sırası takip edilir:
I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır.
II. Karnough haritasında “0” olan kareler uygun bileşkelere alınır.
III. Bileşke sonuçları VEYA’lanır ve indirgenmiş eşitlik elde edilir.
a) Bileşke içinde durum değiştiren değişkenler varsa ( 1’den 0’a veya
0’dan 1’e) bu değişkenler dikkate alınmaz.

b) Bileşke içindeki karelerde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır.eğer durun değiştirmeyen değişkenler Lojik-0 ise değişkenin değili, Lojik-1 ise değişkenin kendisi yazılır.

VI - Elde edilen bu ifade gerçek fonksiyonun değilidir. İfadenin bir kez daha değili
alınarak gerçek fonksiyon toplamların çarpımı formuna dönüştürülür.

5.4.LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK
DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha fazla kullanırlar. Bunun nedenleri VE- Değil,VEYA-Değil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır.VE,VEYA ve DEĞİL kapıları ile verilen Boolean fonksiyonlarını eşdeğer VE-Değil ve VEYA-Değil mantık şemalarına dönüştürmek gerekir. Aşağıda Tablo 5.1 DeMorgan teoremleri temel dönüşümleri göstermektedir.

Şekil 5.8 Mantık kapılarının VE-Değil ve VEYA-Değil karşılıklarını göstermektedir. Bu karşılıklar tasarımlarda, kapıların VE-Değil ve VEYA-Değil eşdeğerinin çiziminde kullanılabilinir.

27-02-07, 17:59	#46 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 14193078 Rep Gücü: 142078	sayısal elektronik 3.2 ENTEGRE DEVRE MANTIK AİLELERİ Bir önceki bölümde sayısal devrelerin tasarımında kullanılan temel lojik kapıları inceledik. Lojik kapılar sayısal sistemlerin temel elemanlarıdır. Bir çok lojik kapının oluşturduğu bir sayısal devre bir silisyum yonga üzerine entegre devre (integrated circuit –IC) olarak yapılır. Tek bir yonga içersine yerleştirilen kapı sayısına göre entegre devreler entegresyon ölçeğini göstermesi açısında dört ayrı grupta incelenebilirler. I. SSI (Küçük Ölçekli Entegrasyon - Small Scale Integration) En fazla 20 lojik kapı içeren entegre devrelerdir. II. MSI(Orta Ölçekli Entegrasyon - Medium Scale Integration) 1000 bellek bitinden daha az ve20 ila 100 kapı içeren entegre devrelerdir. Örneğin sayıcılar, kaydırmalı kaydediciler, kod çözücüler v.b. III. LSI (Büyük Ölçekli Entegrasyon – Large Scale Integration) 1000’den 16000’e kadar bellek biti, 100 ila 5000 lojik kapı içeren entegre devreleridir. Örneğin 8-bitlik mikroişlemci, bellek yongaları v.b. IV. VLSI (Çok Büyük Ölçekli Entegrasyon – Very Large Scale Integration) 5000 lojik kapıdan daha fazla kapı içeren entegre devreleridir. Örneğin 16- bitlik mikroişlemci , yüksek yoğunluklu bellek yongaları v.b. Bu bölümde ise sayısal devre tasarımlarında en fazla kullanılan iki farklı tip TTL ve CMOS mantık aileleri devreleri incelenecektir. Terim olarak TTL transistor-transistor logic ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında bipolar transistorler kullanılmıştır. TTL mantık ailesi hız ve güç parametreleri açısından yedi alt gruba ayrılırlar: I. Standart TTL II. Yüksek – Güçlü TTL III. Düşük-Güçlü TTL IV. Schottky TTL V. Düşük-Güçlü Schottky TTL VI. Gelişmiş Düşük-Güçlü Schottky TTL VII. Gelişmiş Schottky TTL TTL mantık ailesi 54 veya 74 numaralı önekine sahiptirler. 54 serisi askeri amaçlıdır.Çalışma sıcaklığı aralığı -55°C ile +125°C arasında iken, 74 serisi entegreler için bu aralık 0°C ila +70°C arasındadır. Bu mantık ailesindeki entegreler genellikle AA74YYXXX şeklinde tanımlanırlar. AA harfleri entegreyi üreten firmayı gösteren harf veya harflerdir. Texas Insturuments ön ek olarak ‘SN’, National Semiconductor ‘DM’, Signetics ‘S’ kısaltmalarını kullanmaktadırlar. YY harfleri entegrenin hangi TTL alt grubuna ait olduğunu gösterir. XXX entegrenin fonksiyonunu gösteren iki veya üç basamaklı bir sayıdır. 3.2.2 CMOS ( TAMAMLAYICI MOS LOJİK) CMOS terim olarak tamamlayıcı MOS Lojik (Complementary Metal Oxide Semiconductor) ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında alan etkili transistörler kullanılmıştır. Logic fonksiyonlar aynı kalmakla beraber TTL ve CMOS yapım teknolojilerinde kullanılan araçlar farklıdır. Devre teknolojileri lojik fonksiyonlarda değil sadece performans karakteristiklerinde değişiklik gösterir. CMOS ailesi temel olarak metal kapılı CMOS ve silikon kapılı CMOS olmak üzere iki ayrı işlem teknolojisi katagorisine ayrılır. Eski metal kapılı teknoloji 4000 serisinden oluşurken, yeni silikon kapılı teknolojiler ise 74C, 74HC ,74HCT serisinden oluşur. CMOS ailesine ait bütün 74 serisi, TTL’ ler ile bacak ve fonksiyon uyumludur. Yani TTL ve CMOS entegreler aynı sayıda ve benzer giriş, çıkış, besleme gerilimine (Vcc) sahiptir. Ayrıca 74HCT serisi TTL ile voltaj seviyesi uyumludur. 74HCT serisinin 74C ve 74HC serileri ile bağlanması için özel bir gereksinim yoktur. TTL ile CMOS ailesi arasındaki farklılıklar performans karakteristiklerinde yatar. 3.2.3 PERFORMANS KARAKTERİSTİKLERİ Yayılım Gecikmesi (Propagasyon Delay) lojik devrelerde karşılaşılan en önemli karakteristiklerden biridir. Lojik devrenin veya kapının hız limitleri bu karakteristik ile belirlenir. Lojik devrelerde kullanılan yüksek hızlı veya düşük hızlı terimleri yayılım gecikmesi referans alınarak belirlenir. Eğer bir lojik devrenin veya kapının yaylım gecikmesi ne kadar kısa ise devrenin veya kapının hızı o kadar yüksektir. Yaylım gecikmesi sayısal devrenin veya kapının girişlerindeki değişime bağlı olarak çıkışta meydan gelen değişim arasındaki zaman farkıdır. Mantık kapılarında iki yaylım gecikmesi süresi tanımlanır. tPHL : Çıkış sinyalinin Lojik-1’den Lojik-0’a geçme süresi. Bu süre giriş sinyali üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. tPLH : Çıkış sinyalinin Lojik-0’dan Lojik-1’e geçme süresi. Bu süre giriş sinyali üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. Şekil -3.18 bir DEĞİL kapısında yayılım gecikme sürelerinin göstermektedir Güç Harcaması (Power Dissipation) : Bir lojik kapıda harcanan güç miktarıdır. Harcanan güç dc besleme gerilimi ile çekilen akımın çarpımı ile elde edilir ve ‘mW’ cinsinden ifade edilir. Bir lojik kapı tarafından çekilen akım çıkışın durumuna göre değişeceğinden harcana güç, çıkışın Lojik-1 ve Lojik-0 olduğu iki durum için hesaplanan güçlerin ortalaması alınarak bulunabilir. Çıkış Kapasitesi (Fan Out) : Bir lojik kapının aynı entegre ailesinden sürebileceği maximum yük sayısına çıkış kapasitesi (Fan Out) adı verilir. Örneğin bir standart TTL kapısının çıkış kapasitesi 10 ise bu kapının sürebileceği maximum yük sayısı standart TTL ailesinden 10 adet kapı girişidir. Bundan fazla kapı girişi bağlanması durumunda girişin sürülmesi için yeterli akım sağlanamayacaktır. Hız-Güç Üretimi (Speed Power Product) : Sayısal devrelerin performansını ölçmek üzere üreticiler tarafından özel olarak eklenen bir karakteristiktir. Yayılım gecikmesinin ve özel ferkanslardaki güç harcamasının çarpımından elde edilir. Hız- Güç Üretimi(SPP) Joule ile tanımlanır, J sembolü ile gösterilir. Örneğin TTL ailesine ait 74LS serisi için 100kHz frekansındaki Hız-Güç üretimi aşağıdaki gibi hesaplanır; SPP=(10ns).(2mW) =20pJ Not: CMOS ailesinde yayılım gecikmesi (propagasyon delay) besleme gerilimine (Vcc) bağlıdır. Güç harcaması(power dissipation) ve çıkış kapasitesi (fan out) ise frekansın bir fonksiyonudur.

04-03-07, 17:34	#47 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 14193078 Rep Gücü: 142078	Boolean Matematiği BOOLEAN MATEMATİĞİ İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından gerçekleştirildi. BOOLEAN matematiği sayısal devrelerin çıkış ifadelerinin giriş değişkenle ri cinsinden ifade edilmesi ve elde edilen ifadenin en basit haline ulaşması için kullanılır. Bu bölümde aşağıdaki konular anlatılacaktır.  DEĞİL,VE,VEYA,VEDEĞİL ve VEYADEĞİL kapılarının, BOOLEAN Matematiği ifadeleri  BOOLEAN matematiğinde temel kuralların ve kanunların uygulanması  BOOLEAN ifadelerinde DeMorgan teoreminin uygulanması  BOOLEAN ifadelerinden sayısal devrenin çizilmesi,bir sayısal devreden Boolean ifadesinin elde edilmesi  BOOLEAN ifadelerinin kanunlar ve kurallar yardımı ile sadeleştirilmesi  BOOLEAN ifadelerinin doğruluk tablolarından elde edilmesi ve BOOLEAN açılmları ve standart ifadeler..  BOOLEAN açılımların birbirlerine dönüşümü.  Sayısal işlemler 4.1. BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. Bu bölümde temel Boolean işlemleri ve bunların sayısal devrelerde nasıl kullanıldığı anlatılacaktır. 4.1.1 BOOLEAN MATEMATİĞİ SEMBOLLERİ Boolean matematiğinde kullanılan değişkenler veya fonksiyonlar büyük harfler kullanılarak gösterilmiştir. Sayısal olarak bir değişken veya fonksiyon iki değer alabilir. Bu değerler 1 veya 0 olacaktır. Değişkenlerin veya fonksiyonların aldığı bu değerler sayısal devrelerde eğer “1” ise YÜKSEK gerilim seviyesi , “0” ise ALÇAK gerilim seviyesini gösterecektir. A ve B girişlere uygulanan iki değişkeni gösterirse VE fonksiyonu Boolen ifadesi olarak ‘A.B’ şeklinde yazılırken, VEYA fonksiyonu için ‘A+B’ şeklinde yazılacaktır. 4.1.2 BOOLEAN TOPLAMA VE ÇARPMA Boolean toplamaya ilişkin temel kurallar aşağıda verilmiştir. 4.2. BOOLEAN KANUNLARI Boolen matematiğinin üç temel kanunu: Yer değiştirme kanunu( Commutative Laws), Birleşme kanunu (Associative Laws) ve Dağılma Kanunu (Distributive Laws) adını alırlar. YER DEĞİŞTİRME KANUNU( COMMUTATİVE LAWS) İki giriş değişkeni için Boolean toplamaya ait yer değiştirme kanunu aşağıdaki gibi yazılır BİRLEŞME KANUNU (ASSOCİATİVE LAWS) Boolean toplama işlemine ilişkin birleşme kanunu A,B,C giriş değişkenlerini göstermek üzere aşağıdaki gibi yazılır. DAĞILMA KANUNU (DISTRIBUTIVE LAW) A,B,C giriş değişkenlerini göstermek üzere dağılma kanunu aşağıdaki gibi yazılır. 4.3 BOOLEAN MATEMATİĞİ KURALLARI Kural 1- VEYA özdeşlikleri a) Bir VEYA kapısının girişlerinden biri “0” ise çıkış ifadesi A’ nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur. b) Bir VEYA kapısının girişlerinden biri “1” ise , A’ nın durumu ne olursa olsun çıkış daima “1” olur. c) Bir VEYA kapısının girişlerine değişkenin değili ile kendisi uygulanırsa çıkış A’nın durumu ne olursa olsun daima “1” olur. d) Bir VEYA kapısının her iki girişine aynı değişken uygulanırsa çıkış A’nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, =1 ise çıkış “1” olur. Kural 2- VE özdeşlikleri a) Bir VE kapısının girişlerinden biri “0” ise, A’ nın durumu ne olursa olsun çıkış daima “0”olur. b) Bir VE kapısının girişlerinden biri “1” ise çıkış ifadesi A’ nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur. c) Bir VE kapısının girişlerine değişkenin değili(tümleyeni) ile kendisi uygulanırsa çıkış A’nın durumu ne olursa olsun daima “0” olur. d) Bir VE kapısının her iki girişine aynı değişken uygulanırsa çıkış A’nın durumuna bağlıdır. Eğer A=0 ise çıkış “0”, A=1 ise çıkış “1” olur. Kural 3- Çift tersleme kuralı Bir Lojik ifadenin veya değişkenin iki defa değili alınırsa (terslenirse) lojik ifadenin veya değişkenin aslı elde edilir Kural 4- Yutma kuralı Bu kuralı dağılma kanunu ve VEYA, VE özdeşlikleri yardımı ile açıklayalım. Eğer ifadeyi A ortak parantezine alırsak aşağıdaki dönüşüm sağlanmış olur. Kural 5 Kural 6 Tablo 4.4’de girişlerin durumuna bağlı olarak ( A + B) . ( A + C ) ile A + B.C ifadelerinin durumları yazılmıştır. Bu iki ifadenin eşitliği tablodan görülebilir.

04-03-07, 17:41	#48 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 14193078 Rep Gücü: 142078	Boolean Matematiği 4.4 DEMORGAN TEOREMLERİ 4.5 SAYISAL DEVRE TASARIMI Boolean ifadesinden mantık kapıları arasında uygun bağlantılar yapılması ile sayısal devrenin elde edilmesi işlemine sayısal devre tasarımı adı verilir. Bu bölümde verilen bir Boolean ifadesinden sayısal devrenin çizimi ve sayısal devrelerden Boolean ifadesinin elde edilmesi anlatılacaktır. 4.5.1 BOOLEAN İFADESİNDEN SAYISAL DEVRELERİN ÇİZİLMESİ Bu kısımda verilen bir Boolean ifadesinden sayısal devrelerin çizilmesi anlatılacaktır. Devre tasarlanırken ilk önce Boolean ifadesinde kaç tane giriş değişken in olduğu, daha sonra bu değişkenlerin hangi Boolean işlemine uygulandığı bulunmalıdır. Çizim sırasında Boolean matematiği işlem sırası takip edilmelidir. İşlem sırası parantez ,DEĞİL,VE, VEYA şeklindedir. 4.5.2 SAYISAL DEVREDEN BOOLEAN İFADESİNİN ELDE EDİLMESİ Çizilmiş bir sayısal devreden Boolean ifadesinin elde edilebilmesi için ilk önce kapı girişlerine uygulanan değişkenler belirlenir. Her kapı çıkışına ait Boolean ifadesi yazılır. Bu işlem devredeki en son kapıya kadar sürdürülür. 4.6 BOOLEAN İFADELERİNİN SADELEŞTİRİLMESİ Çoğu zaman sayısal bir devre için elde edilen Boolean ifadesi uzun ve karmaşık olabilir. Devreyi bu haliyle tasarlamak işlemin maliyetinin artmasını ve hata yapma olasılığını beraberinde getirmektedir. Boolean teorem, kural ve kanunular yardımı ile ifadeler sadeleştirilerek daha az sayıda mantık kapısı ile sayısal devreler tasarlanabilir. 4.7. BOOLEAN İFADELERİNİN ELDE EDİLMESİ Bir doğruluk tablosu tasarımcı tarafından sayısal devrenin çalışmasına yönelik oluşturulmuş ve giriş değişkenlerinin durumuna bağlı olarak çıkışın ne olması gerektiği anlatan tablodur. Tasarım aşamasında en önemli işlemlerden biri olan doğruluk tablosunu oluşturduktan sonra ifadenin mantık kapıları ve bu k apıların birbirleriyle olan bağlantılarının elde edilebilmesi için tablodan Boolea n ifadesinin elde edilmesi gerekmektedir. Önceki kısımlarda bu ifadelerin sadeleştirilmesi ve devrelerin çizilmesi anlatıldı. Bu bölümde Boolean ifadelerinin doğruluk tablosundan elde edilmesi konusu anlatılacaktır. 4.7.1. BOOLEAN AÇILIMLARI VE STANDART FORMLAR Boolean ifadeleri fonksiyonun doğruluk tablosundan elde edilen iki temel açılımdır. Bu ifadeler eğer bir sadeleştirme işlemi uygulanmazsa az sayıda değişken içermesi ender olarak karşılaşılan bir durumdur. Boolean ifadelerinin yazıldığı iki temel açılım minterimlerin toplamı ve maxterimlerin çarpımı olarak gösterilebilirler. 4.7.1.1 MİNTERİM VE MAXİTERİM Üç değişkenin alabileceği sekiz (23) durum olduğundan 0’dan 7’ye kadar olan onluk sayıların ikilik karşılıkları, yazılabilecek durumları vermektedir. Her bir değişken ikilik sayıda eğer “0” ise değili “1” ise değişkenin kendisi yazılarak bulunur. Minimum terim Boolean ifadesini “1” yapan terimdir.Her bir minimum terim mj şeklinde gösterilir. Burada j indisi ilgili ikilik sayının onluk karşılığıdır. Benzer biçimde n kadar değişken için değişkenin kendisi ve değili olmak üzere VEYA işlemini ile birleştirilmiş 2n kadar durum yazılabilir. VEYA işlemi ile birleştirilmiş bu durumlar ise maksimum terimler veya standart toplama adını alırlar. Üç değişkene ait maksimum terimler Tablo 4.6’da verilmiştir. Her maxterim üç değişkenin VEYA işlemi ile birleştirilmiş halinden elde edilir ve burada ikilik sayıda değişken 0 ise değişkenin kendisi, 1 ise değişkenin değili yazılarak bulunabilir. 4.7.1.2. MİNİTERİMLERİN TOPLAMI Bir önceki konuda n sayıda değişkene ait 2n sayıda minimum terim yazılabileceğini ve bu minimum terimlerin fonksiyonu ‘1’ yapan terimler olduğu anlatılmıştı. Boolean fonksiyonunu minterimlerin toplamı (çarpımların toplamı) cinsinden ifade edebilmek için fonksiyonun ‘1’ olduğu her durum için minimum terimler bulunur. Bulunan bu minimum terimler VEYA’lanarak fonksiyon minterimlerin toplamı(çarpımların toplamı) cinsinden yazılabilir.

04-03-07, 17:52	#49 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 14193078 Rep Gücü: 142078	Boolean Matematiği 4.7.1.3. MAXİTERİMLERİN ÇARPIMI Şeklinde fonksiyon verilebilir. ∏ sembolü parantez içindeki maxiterimlere VE işleminin uygulanacağını gösterirken, çıkış ifadesini (Q) takip eden parantez değişkenleri (A,B,C) göstermektedir. Boolean fonksiyonların maxterimlerin çarpımı (toplamların çarpımı) olarak ifade edebilmek için fonksiyonu VEYA terimleri haline getirmek gerekir. Bu işlem: (A+B).(A+C) = A+B.C dağılma kanunu kullanılarak gerçekleştirilir.Daha sonra her bir VEYA teriminde eksik değişken varsa , A eksik değişkeni göstermek üzere terim, 4.7.1.4 BOOLEAN AÇILIMLARININ BİRBİRLERİNE DÖNÜŞTÜRÜLMESİ İki temel Boolean açılımda kullanılan minterim ve maxterimler ifade ediliş bakımından birbirlerinin tümleyeni olduğu görülebilir. Bunun nedeni fonksiyonu ‘1’ yapan terimlere ait minimum terimler bulunurken, fonksiyonu ‘0’ yapan minimum terimlerin tümleyeninin fonksiyonu ‘1’ yapmasıdır. Örneğin : Boolean açılımlarının birbirleri arasındaki dönüşümde; I - Dönüşüm işlemine göre a) Eğer minterimden maxterime dönüşüm isteniyorsa ∑ sembolü ile ∏ sembolü ile değiştirilir. b) Eğer maxterimden minterime dönüşüm isteniyorsa ∏ sembolü ile ∑ sembolü ile değiştirilir. II - Fonksiyonda sayılar seklinde verilen terimlerin yerlerine fonksiyonda bulunmayan sayıları yazılır. adımları takip edilebilir. Örnek : Aşağıda minterimler cinsinden verilen fonksiyonu maxterimler cinsinden yazınız. Q(x,y,z,w)=∏(0,2,3,7,9,11,12,13,15) Çözüm: Dönüşüm işlemi maxterimden minterime olduğuna göre ∏sembolü ∑ sembolü ile yer değişecektir. Fonksiyonda olmayan sayılar yazılarak dönüşüm işlemi tamamlanmış olur. Q(x,y,z,w)= ∑ (1,4,5,6,8,10,14) 4.7.1.5. STANDART İFADELER Boolean fonksiyonların elde etmenin bir diğer yolu standart formlardır. Bu formda fonksiyonu oluşturan terimler değişkenlerin tamamı içermetebilir. İki temel tip standart form vardır, çarpımların toplamı (Sum of Product-SOP) ve toplamların çarpımı (Product of Sum-POS). Çarpımların toplamı formu, bir veya daha fazla değişkenden oluşan çarpım terimleri olarak adlandırılan VE terimlerinden oluşmuş Boolean ifadesi gösterimidir.Toplam, elde edilen VE terimlerinin VEYA ’landığını göstermektedir.Bu forma bir örnek aşağıda gösterilmiştir. 4.7.2 DİĞER SAYISAL İŞLEMLER n kadar değişkene sahip bir Boolean fonksiyonu için 2n olası durum yazılabildiği için,2n n kadar değişken için yazılabilecek fonksiyon sayısı n=2 olduğundan yazılabilecek fonksiyon sayısı 16’dır. 2 kadardır. İki değişken için X ve y gibi iki değişkene ait yazılabilecek 16 fonksiyona ait doğruluk tabloları Tablo 4.7’de verilmiştir.Tabloda F0’dan F15’e kadar olan 16 sütündan her birisi x ve y değişkenlerinden oluşan fonksiyonlardan birinin doğruluk tablosunu gösterm ektedir. Fonksiyonlar F’in alabileceği 16 durumdan elde edilmiştir. Fonksiyonların bazılarında işlemci sembolü vardır. Örmeğin F1, Ve işlemine ilişkin doğruluk tablosunu vermektedir ve işlem sembolü “.” olarak verilmiştir. Tablo 4.8 doğruluk tablosu verilen 16 fonksiyona ait Boolean ifadelerini göstermektedir. Boolean ifadeleri en az sayıda değişken içerecek biçimde sadeleştirilmiştir. Tabloda görülen fonksiyonların bir bölümü (VE,VEYA,DEĞİL vb.) Boolean işlemcileri ile ifade edilebilmelerine rağmen diğer fonksiyonları n ( Özel VEYA, x değil ve y vb.) ifade edilebilmeleri için özel işlem sembolü kullanılmıştır. Özel-Veya işlemi dışındaki işlem sembolleri tasarımcılar tarafından pek kullanılmaz. Tablo 4.8’da verilen 16 fonksiyon üç ana gurupta incelenebilir: I. İki fonksiyon ‘0’ veya ‘1’ gibi bir sabit üretir. II. Dört fonksiyon tümleyen ve transfer işlemini verir. III. On fonksiyon VE,VEYA,VEDEĞİL,VEYADEĞİL,Özel-VEYA, Özel-VEYA DEĞİL, engelleme ve içerme olmak üzere sekiz işlemi gösterir. İkilik bir fonksiyon sadece ‘1’ veya ‘0’ değerlerini alabilir. Tümleyen fonksiyonu ikilik değişkenlerden (x ,y) her birisinin tümleyenini(x’,y’) verir. Girişin değişkenlerinden birine eşit olan fonksiyona transfer fonksiyonu denir. Engeleme ve içerme işlemleri sayısal tasarımcılar tarafından kullanılsada bilgisayar mantığında nadiren kullanılr. VE,VEYA,VE değil,VEYA değil,Özel-VEYA ve Özel-VEYA değil işlemleri sayısal sistemlerin tasarımında yaygın olarak kullanılmaktadır. Mesajı son düzenleyen bülent1954* ( 04-03-07 - 17:54 ). Neden: konu başlığı*

10-03-07, 15:23	#50 (permalink)
bülent1954 Türkçe'mizi Koruyalım Giriş Tarihi: 12-07-2005 Yer: karşıyaka Yaş: 54 Mesajlar: 11,144 Rep Puanı: 14193078 Rep Gücü: 142078	Sayısal Elektronik KARNOUGH HARİTALARI Boolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. Ancak yapılan bu sadeleştirme işleminde birbirini izleyen her adım için farklı bir işlem yapma gerekliliği indirgemenin tam olarak yapılamamasına ve indirgemede hata yapma olasılığını arttırma ktadır. Karnough haritalama yöntemi Boolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sağlar. Harita karelerden oluşan bir şemadır. Her bir kare bir minterimi gösterir. Bir Boolean fonksiyonunu doğruluk tablosundan minterimlerin VEYA ’lanması (çarpımların toplamı) olarak ifade edildiği için haritada fonksiyonun minimum terimleri içerdiği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bileşkeler alarak en sade ifadeyi elde edebilir.Karnough haritalama yöntemi en fazla altı değişkenli ifadelerin sadeleştirilmesinde kullanılmaktadır. Daha fazla değişken içeren fonksiyonların indirgenmesi için “Tablo” yöntemi kullanılmaktadır. 5.1. İKİ , ÜÇ VE DÖRT DEĞİŞKENLİ DİYAGRAMLAR İki giriş değişkeni için dört minterim yazılabilir, dolayısı ile harita da her minterime karşılık gelen bir kare olmak üzere dört kare vardır. Şekil 5.1 iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir. Şekil 5.1 İki değişkenli Karnough haritası Kareler ve karşılık gelen değişkenler (b)’de gösterilmiştir. Her satır ve sütündaki “1” ve “0” lar değişkenlerin alabileceği durumları göstermektedir. Her bir satır ve sütünün bileşiminden elde edilen ikilik ifade değişkenlerin bulundukları kareye ait durumunu göstermektedir. olacaktır. Bitişik iki kare VEYA’lanırsa ifade tek terime indirgenir. İlerleyen bölümlerde bitişik kareler komşu olarak adlandırılacaktır. Minterimlerin yazılım sırasına dikkat edilirse, bitişik her bir satır veya sütün ‘da değişkenin alabileceği değer “1” den “0” a yada “0” dan “1” geçer. Bu ise iki bitişik karenin birbiri ile komşu olmasını sağlar. Karelerin hangi minterime karşılık geldiğini değişkenlerin satır ve sütu na ait ikilik ifadesinin onluk karşılığı yazılarak bulunabilir. Karnough haritalarında her bir karenin Boolean ifadesi ve minimum terim cinsinden anlamı bulunduktan sonra doğruluk tablosundan veya bir lojik ifadeden bilgilerin haritaya aktarılması gerekmektedir. Doğruluk tablosunda çıkış ifadesi tercih edilen indirgeme şekline göre “1” veya “0” olduğu durumlar Karnough haritasında uygun karelere yazılır. 5.2 KARNOUGH HARİTALARINA YERLEŞİM Verilen bir Lojik ifadeden veya doğruluk tablosundan bilginin haritaya aktarımı için: a) Lojik ifade veya doğruluk tablosundaki giriş değişken sayısı bulunmalıdır. b) Karnough haritası giriş değişken sayısına uygun olacak şekilde hazırlanır. c) Eşitlik Karnough haritasına aktarılır. I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi oluşturan minterimler bulunur. Minterimlere ait karelere ‘1’ diğer karelere ‘0’ yazılır. II. Doğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır. 5.3 KARNOUGH HARİTALARI YARDIMI İLE LOJİK İFADELERİN SADELEŞTİRİLMESİ Karnough haritaları yardımı ile yapılan sadeleştirme işlemi indirgenmiş ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere i ki ayrı şekilde olabilir. Aksi belirtilmedikç yapılan indirgeler çarpımların toplamı formunda kabul edilecektir. 5.3.1 ÇARPIMLARIN TOPLAMI İLE SADELEŞTİRME Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında “1” olan kareler uygun bileşkelere alınır. a) Bileşke oluştururken içinde “1” olan karelerin sayısı 2n kadar olmalıdır. b) Bir kare birden fazla bileşke içinde bulunabilir. c) Karelerin bileşke oluşturabilmeleri için birbirlerine komşu olmaları gerekmektedir. d) Karşılıklı köşe ve kenarlardaki kareler birbirlerine komşu kare sayılırlar. III - Bileşke sonuçları VEYA’lanır ve indirgenmiş eşitlik elde edilir. a) Bileşke içinde durum değiştiren degiştiren değişkenler varsa ( 1’den 0’a veya 0’dan 1’e) bu değişkenler dikkate alınmaz. b) Bileşke içindeki karelerinde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır. Eğer durum değiştirmeye değişkenler Lojik-0 ise değişkenlerin değili, Lojik-1 ise değişkenlerin kendisi yazılır. 5.3.2.Toplamların Çarpımı ile Sadeleştirme Lojik ifadeleri Karnough haritaları yardımı çarpımların toplamı formunda sadeleştirme yapmak için aşağıdaki işlem sırası takip edilir: I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında “0” olan kareler uygun bileşkelere alınır. III. Bileşke sonuçları VEYA’lanır ve indirgenmiş eşitlik elde edilir. a) Bileşke içinde durum değiştiren değişkenler varsa ( 1’den 0’a veya 0’dan 1’e) bu değişkenler dikkate alınmaz. b) Bileşke içindeki karelerde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır.eğer durun değiştirmeyen değişkenler Lojik-0 ise değişkenin değili, Lojik-1 ise değişkenin kendisi yazılır. VI - Elde edilen bu ifade gerçek fonksiyonun değilidir. İfadenin bir kez daha değili alınarak gerçek fonksiyon toplamların çarpımı formuna dönüştürülür. 5.4.LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha fazla kullanırlar. Bunun nedenleri VE- Değil,VEYA-Değil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır.VE,VEYA ve DEĞİL kapıları ile verilen Boolean fonksiyonlarını eşdeğer VE-Değil ve VEYA-Değil mantık şemalarına dönüştürmek gerekir. Aşağıda Tablo 5.1 DeMorgan teoremleri temel dönüşümleri göstermektedir. Şekil 5.8 Mantık kapılarının VE-Değil ve VEYA-Değil karşılıklarını göstermektedir. Bu karşılıklar tasarımlarda, kapıların VE-Değil ve VEYA-Değil eşdeğerinin çiziminde kullanılabilinir.

Konu Araçları
Çıktı Görüntüsünü Göster Sayfayı E-posta İle Yolla